• 한국가스학회지
• /
• 제16권6호
• /
• pp.41-47
• /
• 2012

화학공정을 효율적으로 설계 및 관리하기 위한 도면으로 공정흐름도와 공정배관 계장도가 있다. 본 도면들은 공정의 운전조건 및 설비에 대한 정보를 제공하지만 공정이 정상적으로 운전할 신뢰도는 제공하지 못한다. 따라서 본 연구에서는 유향그래프 분석기법을 이용하여 화학공정의 예방점검 정비주기 및 시점을 결정하기 위한 정보를 제공할 수 있는 신뢰도흐름도를 개발하였다. 유향그래프 분석기법은 화학공정이 정상적으로 작동할 가능성을 평가할 수 있는 기법으로써 노드와 아크를 사용하여 화학공정을 유향그래프로 모델화하고, 이 유향그래프를 순차적으로 해석하여 화학공정의 신뢰도를 평가하는 기법이다. 본 연구에서는 운전시간에 따른 화학공정의 신뢰도를 분석하고, 그 결과를 공정배관 계장도에 삽입하여 신뢰도흐름도를 개발하였다. 본 신뢰도흐름도는 화학공정의 기본 도면인 공정흐름도, 공정배관 계장도와 마찬가지로 화학공정의 설계, 예방점검 등 설비관리에 효율적으로 이용될 수 있을 것이다.

• 정보처리학회논문지A
• /
• 제9A권2호
• /
• pp.171-180
• /
• 2002

효과적이고 정확한 데이터 흐름 문제 분석은 흐름그래프와 지배자 트리 그리고 DJ 그래프를 사용한다. 데이터 흐름 문제 해결은 흐름 그래프를 안전하게 지배자 트리로 감축하는 것이다. 흐름 그래프는 파스 트리를 대신하고, DJ 그래프는 감축 가능하거나 감축이 불가능한 흐름 그래프를 지배자 트리로 정확하게 감축하는데 이용된다. 본 연구에서는 Tarjan의 경로 압축 알고리즘을 이용하기 위하여 Top 노드 찾기 알고리즘을 제시하고 기존의 지연감축 알고리즘을 경로압축을 이용하여 개선한다. 경로압축을 이용한 지연감축 알고리즘은 DJ 그래프를 지연 감축하면서 노드를 끌어올려 지배자 트리의 경로를 압축시킨다. 실제로 제안된 알고리즘은 22% 정도 노드들을 끌어올렸고, 20% 정도 경로를 압축시켰다. 압축된 지배자 트리는 효과적인 데이터 흐름 분석을 가능하게 하고, 코드 최적화 과정의 노드 끌어올리기 효과를 가져와 코드 최적화 과정의 복잡도를 개선하는 효과를 가져온다.

• 정보보호학회논문지
• /
• 제30권3호
• /
• pp.493-501
• /
• 2020

안드로이드 운영체제에서 Flow Analysis의 난독화를 위해서는 실행되지 않는 흐름의 코드를 생성하여 Flow Graph의 크기를 크게 만들어 분석이 어렵게 만들 수 있다. 이를 위해 논문에서는 aar 형태의 라이브러리를 구현하여 외부 라이브러리의 형태로 애플리케이션에 삽입이 가능하도록 하였다. 라이브러리는 더미 코드에서의 진입점에서 부터 최대 5개의 child node를 가질 수 있도록 설계되었으며, child node의 클래스는 각 node마다 100개부터 900개까지 2n+1개의 메서드를 가지고 있으므로 총 2,500개의 진입점으로 구성된다. 또한 진입점은 XML에서 총 150개의 뷰로 구성되며, 각각의 진입점은 비동기 인터페이스를 통해 연결된다. 따라서 Inter-Procedural 기반의 Control Flow Graph를 생성하는 과정에서는 최대 14,175E+11개의 추가적인 경우의 수를 가지게 된다. 이를 애플리케이션에 적용한 결과 Inter Procedural Control Flow Analysis 툴에서 평균 10,931개의 Edge와 3,015개의 Node가 추가 생성되었으며 평균 36.64%의 그래프 크기 증가율을 갖는다. 또한 APK를 분석 시에는 최대 평균 76.33MB의 오버헤드가 발생하였지만, 사용자의 ART 환경에서는 최대 평균 0.88MB의 실행 오버헤드만을 가지며 실행 가능한 것을 확인하였다.

• 전기의세계
• /
• 제22권5호
• /
• pp.12-18
• /
• 1973

This paper deals with Linear Programming by Signal Flow Graph technique which is different from that of Mason and Coates. The objective function is regarded as variable, and slack variable node, artificial variable node and objective function variable (constant) node are newly defined, which shows the process for optimization of solution very intuitively. Also methods for solving L.P. and examples with subject to Ax.leq.b, Ax=b and Ax.geq.b are presented.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 춘계종합학술대회
• /
• pp.692-695
• /
• 2001

확장된 마크흐름선도(EMFG: Extended Mark Flow Graph)는 이산 시스템을 개념적으로 또는 상세하게 설계할 수 있는 강력한 도구일 뿐만 아니라 시스템을 직접적으로 구현하기 위한 적당한 표현이다. 본 논문은 EMFG의 트랜지션들이 점화하는 과정 및 트랜지션이 점화 완료하였을 때의 각 박스들의 마크 수 변화를 접속 행렬 및 상태천이 방정식을 이용한 점화 결정 알고리즘으로 표현하고자 한다. EMFG의 동작이 수학적으로 해석 가능해짐으로 인해 시스템의 분석 및 설계가 용이하며 컴퓨터를 이용한 자동화 시스템의 분석과 설계가 가능하다.

• 한국초등과학교육학회지:초등과학교육
• /
• 제31권3호
• /
• pp.386-397
• /
• 2012

The purpose of this study was to find a way to improve the science textbook graph through analyzing teachers' interpretation process with eye movement tracking when they try to read the science textbook graph. Participants in this project were 10 elementary school teachers while bar graphs, line graphs, pie charts in 2007 revision science textbooks were used as materials. SMI (SensoMotoric Instruments)' iView X TM RED 120 Hz was used in order to collect eye movement data. Although subjects paid attention to the title of the graph at first, the consequence of the eye fixation was changed by the composition of the graph in case of the rest of areas. In particular, the flow of visual attention and fixation time were affected by the form and configuration of the graph. The diversity of graph construction caused confusion in interpreting graphs; the manner of presenting title, the difference of background colors, size of characters, the name of X-axis and Y-axis. Out results showed that the conformation of graphs as well as the presentation of each factor should be composed in accordance with the educational purpose for helping users to easier understanding.

• 한국생산제조학회지
• /
• 제9권6호
• /
• pp.96-102
• /
• 2000

Spinning mechanism is generally used in coasting process on grass plates. Rebounding PR(Photo Resist) which leads to occur inferiority of coating process is caused by vibrational energy of whole coating system. In this study, the sensitivity analysis is performed to analyze and reduce vibrational terms in the spin coating system. The sensitivity analysis is bared on the numerical expression of this system. By the bond graph method. power flow of each system is represented by some basic bond graph elements. Any energy domain system is modeled using the unified elements. The modelled spin coater system is verified with power spectrum data measured by FFT analyzer. As the results of verifying model parameters and sensitivity analysis, principal factors causing vibration phenomenon are mentioned. A study on vibration method in the spin coating system is discussed.

• 정보처리학회논문지D
• /
• 제15D권2호
• /
• pp.197-206
• /
• 2008

최근 많이 사용되고 있는 자바 바이트코드의 분석과 최적화를 효율적으로 수행하기 위해 CTOC 프레임워크가 구현되었다. CTOC에서는 바이트코드에 대해 분석과 최적화를 수행하기 위해 가장 먼저 eCFG를 생성하였다. 분석하기 어렵다는 바이트코드의 특성 때문에 기존의 바이트 코드를 제어 흐름 분석에 적합하게 확장하여 제어 흐름 그래프를 작성하였다. 이를 확장된 제어 흐름 그래프인 eCFG라 부른다. 또한 정적으로 분석하기 위해 eCFG를 SSA Form으로 변환 하였다. 변환 시 많은 프로그램에서 루프가 발견되었다. 이전 CTOC에서는 루프에 대한 처리를 수행하지 않은 상태에서 직접 SSA Form으로 변환을 수행하였다. 하지만 SSA Form으로 변환하기 이전에 루프에 대한 부분을 처리하면 더욱 효율적인 SSA Form을 생성할 수 있게 된다. 본 논문은 루프에 대한 처리를 효율적으로 하기 위해 eCFG를 SSA Form으로 변환하는 과정 이전에 루프를 발견하고 이와 관련된 루프 트리를 생성하는 과정을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1013-1016
• /
• 1998

A method for generation of design verification tests from behavior-level VHDL program is presented. Behavioral VHDL programs contain multiple communicating processes, signal assignment statements. So for large, complex system, it is difficult problem to test or simulation. In this paper, we proposed a new hardware design verification method. For this method generates control flow graph(CFG.) and process modeling graph(PMG) in the given under the testing VHDL program. And this method proved very effective that all the assumed design errors could be detected.

• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.228-234
• /
• 2006

본 논문은 주어진 재귀 DSP 알고리듬으로부터 최적멀티프로세서 스케줄러를 이용하여 완전한 회로도를 효과적으로 생성할 수 있는 체계적인 과정에 대하여 기술한다. 이과정은 크게 스케줄 생성 단계와 회로도 생성 단계로 구성된다. 스케줄 생성 단계는 입력으로서 Fully Specified Flow Graph(FSFG)로 표현된 재귀 DSP 알고리듬을 받아서 최적 멀티프로세서 스케줄러를 생성하며 회로도 생성 단계에서는 이 스케줄러로부터 제어신호를 포함한 완전한 회로도를 생성한다. 이 회로도는 실리콘 컴파일러를 이용하여 VLSI 레이아웃으로 용이하게 변환될 수 있다. 본 논문에서는 2차 Gray-Market Lattice 필터를 예로 사용하여 전체적인 구현과정을 보인다.