• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권5호
• /
• pp.625-631
• /
• 2014

We propose a compact power-on reset circuit consisting of a switched capacitor, a capacitor, and a Schmitt trigger inverter. A switched capacitor working with a clock signal charges the capacitor. Thus, the voltage across the capacitor is increased toward the supply voltage. The circuit provides a reset pulse until the voltage across the capacitor reaches the high threshold voltage of the Schmitt trigger inverter. The proposed circuit is simple, compact, has no static power consumption, and works for a wide range of power-on rising times. Furthermore, the clock signal is available while the reset pulse is activated. The proposed circuit works for up to 6 s of power-on rising time, and occupies a $60{\times}30{\mu}m^2$ active area.

• ETRI Journal
• /
• 제30권5호
• /
• pp.644-652
• /
• 2008

In this paper, a low-power CMOS interface circuit is designed and demonstrated for capacitive sensor applications, which is implemented using a standard 0.35-${\mu}m$ CMOS logic technology. To achieve low-power performance, the low-voltage capacitance-to-pulse-width converter based on a self-reset operation at a supply voltage of 1.5 V is designed and incorporated into a new interface circuit. Moreover, the external pulse signal for the reset operation is made unnecessary by the employment of the self-reset operation. At a low supply voltage of 1.5 V, the new circuit requires a total power consumption of 0.47 mW with ultra-low power dissipation of 157 ${\mu}W$ of the interface-circuit core. These results demonstrate that the new interface circuit with self-reset operation successfully reduces power consumption. In addition, a prototype wireless sensor-module with the proposed circuit is successfully implemented for practical applications. Consequently, the new CMOS interface circuit can be used for the sensor applications in ubiquitous sensor networks, where low-power performance is essential.

• Journal of Power Electronics
• /
• 제16권1호
• /
• pp.27-37
• /
• 2016

In this paper, a mixed algorithm is proposed to overcome the limitations of the conventional algorithms, which cannot be applied in various driving patterns of drivers. The proposed algorithm based on the coulomb counting method is mixed with reset algorithms that consist of the enhanced OCV reset method and the DCIR iterative calculation method. It has many advantages, such as a simple model structure, low computational overload in various profiles, and a low accumulated SOC error through the frequent SOC reset. In addition, the enhanced parameter based on a mathematical analysis of the second-order RC ladder model is calculated and is then applied to all of the methods. The proposed algorithm is verified by experimental results based on a 27-Ah LiPB. It is observed that the SOC RMSE of the proposed algorithm decreases by about 9.16% compared to the coulomb counting method.

• 전기전자학회논문지
• /
• 제19권3호
• /
• pp.440-446
• /
• 2015

본 연구는 안테나에 커플링되는 협대역 고출력 전자기파에 대한 저 잡음 증폭기(LNA)의 민감성 특성을 알아보았다. LNA 소자의 오동작/파괴는 MFR/DFR((Malfunction Failure Rate/Destruction Failure Rate)을 이용하여 소자의 민감성을 확인하였다. 그리고 LNA 소자의 내부 칩 상태는 Decapsulation 분석을 이용하여 손상부위를 관찰하였다. 협대역 고출력 전자기파 장치는 2.45 GHz 마그네트론을 사용하였고, LNA의 민간성 레벨은 협대역 고출력 전자기파의 전계강도에 따라 오동작/파괴율을 평가하였다. 그 결과, LNA 소자의 오동작은 셀프리셋(Self Reset)과 파워리셋(Power Reset)의 형태로 나타내었고, 이때 오동작 임계 전계강도는 각각 524 V/m, 1150 V/m로 측정되었다. 그리고 LNA의 소자의 파괴 임계 전계강도는 1530 V/m이다. 협대역 고출력 전자기파에 의한 LNA 소자의 내부 칩 파괴는 본드와이어, 온칩와이어 그리고 컴포넌트 세가지 형태로 관찰되었다. 이 결과로, 협대역 고출력 전자기파에 의한 반도체 전자회로의 내성평가 자료로 활용할 수 있을 것으로 판단된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1272-1273
• /
• 2008

PRAM(Phase change access memory) has desirable characteristics including high speed, low cost, low power, and simple process. PRAM is based on the reversible phase transition between resistive amorphous and conductive crystalline states of chalcogenide. However, PRAM needs high reset current for operation. PRAM have to reduce reset current for high density and competitiveness. Therefore, we have investigated the reset current of PRAM with top electrode contact hole size using 3-D finite element analysis tool in this paper.

• 한국지열·수열에너지학회논문집
• /
• 제7권2호
• /
• pp.30-36
• /
• 2011

In this study, energy saving performance of outdoor temperature reset control strategy for central cooling system is researched by experiments. Outdoor temperature reset control is the control method to change indoor air set temperature according to outdoor air temperature change. The range of indoor air set temperature is represented by the comfort temperature range of indoor air temperature offered from ASHRAE and indoor air set temperature is programmed between $22^{\circ}C$ and $27^{\circ}C$ by outdoor air temperature $20^{\circ}C{\sim}32^{\circ}C$ in summer. As a result of applying outdoor temperature reset control to central cooling system, the suggested control method shows better performances of energy savings than the conventional method which indoor temperature maintains constantly.

• 한국정보통신학회논문지
• /
• 제16권8호
• /
• pp.1734-1740
• /
• 2012

본 논문에서는 단일전원을 사용하는 PMIC 칩이 패키지 상태에서 eFuse OTP 메모리를 프로그램 가능하도록 스위칭 전류가 작은 FSOURCE 회로를 제안하였다. 제안된 FSOURCE 회로는 non-overlapped clock을 사용하여 short-circuit current를 제거하였으며, 구동 트랜지스터의 ON되는 기울기를 줄여 최대 전류를 줄였다. 그리고 power-on reset 모드동안 eFuse OTP의 출력 데이터를 임의의 데이터로 초기화시키는 DOUT 버퍼 회로를 제안하였다. $0.35{\mu}m$ BCD 공정을 이용하여 설계된 24비트 differential paired eFuse OTP 메모리의 레이아웃 면적은 $381.575{\mu}m{\times}354.375{\mu}m$($=0.135mm^2$)이다.

• 한국산학기술학회논문지
• /
• 제14권9호
• /
• pp.4610-4615
• /
• 2013

본 연구에서는 중앙냉방시스템용 모형실험장치를 구성하여 에너지 소비량 및 전력사용요금의 절감을 위한 최적제어방법을 구현하여 실험적 연구를 수행하였다. 최적제어방법으로는 새벽시간의 예냉을 이용한 전력디맨드 응답제어와 외기온도변화를 고려한 외기보상제어방법 등을 고려하였으며, 제어알고리즘은 LabVIEW 프로그램을 이용하여 작성하였으며, 제어 및 모니터링을 통해 최적제어방법과 기존제어방법과의 제어성능을 비교 고찰하였다. 연구결과로서 본 연구에서 제시한 최적제어방법이 기존제어방법에 비해 양호한 응답특성을 나타냈으며, 에너지소비량은 약 9.5%, 전력요금은 약 15.7%를 각각 절감한 것으로 나타났다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.745-748
• /
• 2003

본 논문에서는 각종 산업 현장의 라인에 긴급 정지 장치로 병설되는 풀 코드 스위치의 동작위치를 판별하는 시스템에 대하여 다룬다. 특히, 된 논문에서는 전력선 통신 기술을 사용하여 복잡한 케이블 포설 없이도 기존의 2선만을 사용하여 동작된 풀 코드 스위치의 위치를 인식하는 방법을 제시한다. 또한 전력선 통신 IC의 제어 기능을 사용하여 스위치 제어 인식장치에서 각 스위치를 리셋하는 신호를 전송할 수 있도록 구성한다. 끝으로, 논문에서는 제안된 전력선 방식의 풀 코드 스위치 동작위치 인식장치를 제작하고 전력선을 통하여 전달된 신호 및 반응시간 관찰함으로써 풀 코드 스위치의 위치인식 시스템으로 실제로 적용이 가능함을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.685-688
• /
• 2005

플라즈마 디스플레이를 위한 효율적인 서스테인 드라이버와 이를 리셋 회로와 결합시키는 유용한 결합 방법을 제시한다. 제안된 서스테인 드라이버는 외부 인덕터와 패널에 존재하는 기생 커페시터 간의 직렬공진 방식을 이용한다. 이 회로는 4개의 스위칭 소자, 인덕터, 전원공급을 목적으로 하는 외부 커패시터로 구성된다. 기존의 방식과 비교하여 입력전원전압이 두배가 되지만 스위칭 소자에 가해지는 전압스트레스는 기존의 값과 거의 동일하며, 입력 전압을 별도의 승압없이 리셋 회로의 전원으로 사용할 수 있는 장점을 가진다. 이러한 회로적 구조는 서스테인 드라이버와 리셋회로를 간단히 구성할 수 있다. 이론적 분석을 바탕으로 동작원리와 설계 예를 제시하며, 7.5인치 AC PDP 패널을 이용한 실험을 통해 타당성을 검증한다.