• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.98-107
• /
• 2013

This work describes a 13b 100 MS/s 0.13 um CMOS four-stage pipeline ADC for 3G communication systems. The proposed SHA-free ADC employs a range-scaling technique based on switched-capacitor circuits to properly handle a wide input range of $2V_{P-P}$ using a single on-chip reference of $1V_{P-P}$. The proposed range scaling makes the reference buffers keep a sufficient voltage headroom and doubles the offset tolerance of a latched comparator in the flash ADC1 with a doubled input range. A two-step reference selection technique in the back-end 5b flash ADC reduces both power dissipation and chip area by 50%. The prototype ADC in a 0.13 um CMOS demonstrates the measured differential and integral nonlinearities within 0.57 LSB and 0.99 LSB, respectively. The ADC shows a maximum signal-to-noise-and-distortion ratio of 64.6 dB and a maximum spurious-free dynamic range of 74.0 dB at 100 MS/s, respectively. The ADC with an active die area of 1.2 $mm^2$ consumes 145.6 mW including high-speed reference buffers and 91 mW excluding buffers at 100 MS/s and a 1.3 V supply voltage.

• 한국전자파학회논문지
• /
• 제27권4호
• /
• pp.377-387
• /
• 2016

본 연구에서는 X-밴드 대역 FMCW(frequency modulated continuous wave) 기반의 다중대역폭를 갖는 영상 레이다 설계와 자체 제작된 레이다 시스템의 성능시험 결과를 선보인다. 다중대역폭을 갖는 FMCW 레이다 송신기 설계를 위해 300 MHz와 500 MHz 대역폭을 갖는 두 개의 톱니파 조합을 주파수 변조신호로 활용하였으며, X-밴드 대역의 수신 신호로부터 비트 주파수(beat frequency)를 효과적으로 수신하기 위해 L-밴드 대역 신호발생기와 주파수 변환회로가 혼합된 송 수신회로를 구성하였다. 자체 설계/제작된 레이다의 다중대역폭 성능시험을 위해 송신기 최대 출력 35 dBm, 데이터수집 장치의 샘플링 주파수 1.2 MHz와 기록시간 1 ms로 시스템을 구성하였으며, 대역폭 500 MHz와 300 MHz를 갖는 변조신호로부터 거리방향과 방위각방향 해상도(0.28 m, 0.26 m)와 (0.44 m, 0.27 m)를 각각 확인하였다.

• 한국통신학회논문지
• /
• 제41권10호
• /
• pp.1179-1182
• /
• 2016

본 논문에서는 sine-linear phase difference 방식과 DPCM 방식의 차동 양자화 기술을 응용하여 새로운 ROM 압축방식을 제안하고 이를 이용하여 저전력 직접 디지털 주파수 합성기를 FPGA를 사용하여 설계 및 제작한다. ROM 크기를 줄이기 위해 사인파의 1/4 주기를 $2^N$간격으로 표본화하여 양자화된 값을 양자화 ROM1에 저장하고 각 표본화 사이를 $2^K$간격으로 표본화하고 ROM1에 저장된 표본화 값의 차이를 ROM2에 저장하여 ROM의 크기를 줄이는 방식을 사용한다. 이를 사용함으로써 기존 방식 대비 약 37%의 ROM 크기만 필요하게 되여 전력 소모를 줄일 수 있다.

• 조명전기설비학회논문지
• /
• 제22권9호
• /
• pp.47-54
• /
• 2008

중소형 가변속 전동기구는 성능뿐만 아니라 가격경쟁력이 중요한 요인 중에 하나로 인식되고 있다. 가변속 전동기중에서 SRM을 중소형 전동기로서 적용할 때 가격경쟁력 측면에서 보면 단상이나 2상이 적합하다. 그러한 이유로 전력용량이 비교적 작은 가정용 전동기구에는 거의 단상 혹은 2상 SRM이 연구되고 있다. 그러나 단상 SRM은 근본적으로 발생토오크가 블연속적이여서 운전특성이 떨어지고 자기동능력이 없어 기동을 위한 보조적인 장치가 항상 필요하다. 또한 2상 SRM은 연속적인 토오크를 만들 수 있으나 기동에 관해서는 아 도 많은 문제점을 안고 있다. 제안한 2상 6/3 SRM은 일반적인 다른 SRM과 달리 고정자 철심에 자속의 교번 없이 구동이 가능하여 철손을 줄일 수 있다. 또한 일반적으로 단상과 2상의 SRM에서 실용화에 있어서 가장 장애가 된 자기동이 안 되는 문제점을 회전자의 비대칭 형상을 이용하여 구동특성의 저하없이 자기동 능력을 가지게 되었다. 특성 해석을 위해 FEM 해석프로그램인 FLUX2D을 사용하였다.

• 전기학회논문지
• /
• 제65권2호
• /
• pp.304-310
• /
• 2016

This paper proposes a fault diagnosis method for an open-fault in inverter driving five-phase induction motor. The five-phase induction motor has a high output torque and small torque ripple in comparison to three-phase. The best advantage of the five-phase induction motor is fault diagnosis and tolerant control using redundancy of phases. This paper uses an inverter as a power converter for driving a five-phase induction motor. If a switch of inverter occurs to the open-fault, this problem is the influence on the output current and output torque. To solve this problem, there is need of an accurate diagnosis and fault switch distinction. Therefore, this paper propose a fault detection method of the open-fault switches for the fault diagnosis. First, analyzing the pattern for the open-circuit fault of one phase. next, analyzing the pattern for the open-circuit fault of each inverter switches. Through the pattern analysis, It defines the scope of each of the failure switch. Thereafter, By using an algorithm that proposes to perform a fault diagnosis method. The proposed algorithm is verified from the experiment with the 1.5 kW five-phase induction motor.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 추계학술대회 논문집
• /
• pp.227-228
• /
• 2015

우리나라가 조달하는 ITER(국제핵융합시험로) 초전도자석 전원장치용 변압기는 CCU/L(Correction Coil Upper/Lower) 컨버터 형식용 6대, CCS(Correction Coil Side) 컨버터 형식용 3대, VS1(Vertical Stabilization 1) 컨버터 형식용 2대, CS(Central Solenoid) 컨버터 형식용 6대 그리고 TF(Toroidal Field) 컨버터 형식용 1대로 구성되어 있다. ITER한국사업단은 (주)효성과 컨버터 변압기의 공급계약을 2011년에 체결하고 예비 설계를 시작하여 2014년에 최종설계를 마친 후 동년 후반부터 CCU/L, CCS 및 VS1 컨버터 형식용 각 1대씩의 초도품 변압기 제작에 착수하였다. 각 변압기는 제작이 완료되어 CCU/L 및 CCS 형식은 FAT(Factory Acceptance Test)를 완료하였고 VS1 형식은 공장 자체시험을 완료하고 현재 전기연구원에서 실시할 단락시험을 준비하고 있다. 이어 CS 형식의 초도품과 1대만 조달하는 TF 형식의 제작을 착수할 예정이고, 각 형식별 초도품 1대씩은 단락시험을 포함하는 형식시험(Type Test)을 실시하여 형식별 적합성을 검증하고, 나머지 물량은 정기시험(Routine Test)을 실시한 후 2017년까지 두 번으로 나누어 프랑스 남부에 위치한 ITER 현장에 운송 및 설치할 예정이다. 설치를 마친 변압기들은 각각의 컨버터 짝과 통합시험을 포함하는 SAT(Site Acceptance Teat)를 거친 후 ITER 기구에 인계될 예정이다.

• 한국정보통신학회논문지
• /
• 제11권11호
• /
• pp.2021-2026
• /
• 2007

본 논문에서는 다중객체 인식 시스템과 같은 저용량 데이터전송의 저전력 무선센서네트워크 분야에 적용 가능한 새로운 펄스 방식의 저 속도 무선 비동기식 UWB(Wireless Asynchronous Ultra-Wide band) 시스템을 제안하고 이를 설계 및 구현한다. 특히, 펄스방식의 저전력 UWB시스템을 구현하기 위해서 전형적인 통신시스템의 수신기 구조인 RF단의 믹서, 상관기와 A/D 변환기를 없애고 최대한 단순화된 구조의 무선 비동기 방식의 UWB 송수신기를 설계하였다. 또한, 설계된 무선 비동기식 UWB 시스템의 테스트베드를 구현하였고, 구현된 무선 비동기식 UWB 시스템의 응용 시스템 예로 홈 내 또는 강의실과 같은 곳에서 하나의 송신 무선 비동기식 UWB 송신기 측에서 10 m 거리 범위 내에 있는 다수의 수신 무선 비동기식 UWB 측으로 동시에 그림이나 글을 전송할 수 있는 1:N HD(Half Duplex) 방식의 저전력 무선 캔버스(CANVAS) 시스템을 실제 구현하였다. 이를 통해, 제안된 무선 비동기식 UWB 시스템은 LOS(Line of Sight) 채널상태의 전송거리 10m에서 안정적으로 최대 115kbps 급의 전송속도가 지원 가능함을 확인하였다.

• 한국전자파학회논문지
• /
• 제29권11호
• /
• pp.857-867
• /
• 2018

현재 레이다의 발전 형태는 기존의 능동위상배열에서 디지털형 위상배열로 진화하고 있다. 디지털형 위상배열은 수신빔을 자유롭게 구성할 수 있는 장점이 있다. 이를 가능하게 하려면 각각의 복사소자별 수신신호가 디지털화되어야 한다. 본 논문에서는 이를 위한 디지털 송수신모듈을 설계 및 제작하고 시험결과를 제시하여 가능성을 확인하고자 한다. 디지털 송수신모듈은 4개의 송수신 채널을 포함한 쿼드팩 형태로 구성하였다. 고출력 송신을 위해 각 채널별로 GaN 소재의 고출력증폭소자(HPA)를 사용하였으며, 송신파형 발생과 수신신호 디지털변환을 위해 송수신 집적소자를 적용한 디지털 회로를 적용하였다. 제작한 결과, 각 채널별로 송신출력은 350 W 이상, 수신이득은 47 dB, 수신잡음지수 2 dB 이하를 만족하였다. 또한 모듈 내에서 최종 광신호로 변환된 수신출력을 저장하고, 분석하여 수신 특성을 확인하였다.

• 한국전자파학회논문지
• /
• 제30권2호
• /
• pp.173-176
• /
• 2019

본 논문에서는 밀리미터파 탐색기에 적용 가능한 Ka-대역 도파관 로터리조인트를 설계 및 제작하였다. 제안된 로터리 조인트는 낮은 정재파 비와 저손실 특성을 유지하며, 방위각과 고각 회전이 가능하도록 하는 두 개의 회전축으로 설계되어 있다. 또한 구형 도파관과 원형 도파관 사이에 전파 모드를 정합하기 위한 리지 도파관 형태의 모드 변환기와 ${\lambda}/4$ 길이의 초크 구조로 로터리 조인트를 설계하였다. 제작된 로터리 조인트의 성능은 회로망 분석기와 고출력 송신기를 이용하여 확인하였으며, 진동/충격 시험을 통해 신뢰성 검사를 수행하였다. 그 결과, 중심 주파수$(F_C){\pm}500MHz$의 대역에서 최대 정재파비 1.19 : 1 이하, 삽입손실 0.80 dB 이하의 우수한 특성을 갖는 것을 확인하였다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2022년도 춘계학술대회
• /
• pp.339-343
• /
• 2022

본 연구에서는 VDES RF 수신기의 구조를 단순화하는 방법과 이 구조에서 국제 표준을 준수하기 위한 수신기의 이득 제어 방법을 설명하였다. 수신기의 원하는 신호와 원하지 않는 신호의 입력 레벨을 정의하고, 두 신호가 입력되면 수신기 출력에서 ADC의 포화 상태를 확인하였다. 회로 시뮬레이터에 의한 시뮬레이션 결과, 인접 채널 간섭비, 상호 변조, 차단 레벨에 대해 수신기의 출력 전력이 ADC의 SFDR 영역에 있는 것을 만족하였다. 본 연구를 통해 제안된 RF 수신기의 구조가 국제표준에 부합함을 알 수 있었다.