• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.335-338
• /
• 2004

We suggest Q-band MEMS MIMIC (Millimeter wave Monolithic Integrated Circuit) HEMT Oscillator using DAML (Dielectric-supported Airgapped Mcrostrip Line) structure. We elevated the signal lines from the substrate using dielectric post, in order to reduce the substrate dielectric loss and obtain low losses at millimeter-wave frequency. These DAML are composed with heist of $10\;{\mu}m$ and post size with $20\;{\mu}m\;{\times}\;20\;{\mu}m$. The MEMS oscillator was successfully integrated by the process of $0.1\;{\mu}m$ GaAs PHEMTs, CPW transmission line and DAML. The phase noise characteristic of the MEMS oscillator was improved more than 7.5 dBc/Hz at a 1 MHz offset frequency than that of the CPW oscillator And the high output power of 7.5 dBm was measured at 34.4 GHz.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.56-63
• /
• 2016

본 논문에서는 멤브레인 방식 키보드에서 고스트-키를 검출하는 새로운 방법을 제시하였다. 멤브레인 필름에 저항성 도체를 추가로 코팅하는 하드웨어적인 변경을 제시하고, 이때 발생하는 정상-키와 고스트-키에 대한 최적의 검출 저항비에 관해 이론적으로 분석하였다. 저항비는 검출전압 차가 가장 작은 최악의 키 조합에 최적인 비율을 적용하며, 시뮬레이션에 의해 다른 키 조합에 대해서도 이 비율을 적용해 고스트-키를 검출할 수 있음을 보였다. 제시한 방법의 타당성을 입증하기 위해 실험 회로를 구성하고 마이크로프로세서의 아날로그-디지털 변환기를 이용해 전압을 추출하였으며, 그 결과에 따르면 정상-키와 고스트-키 사이에 뚜렷한 전압차가 발생해 멤브레인 방식 키보드에서 발생하는 고스트-키를 확실하게 검출할 수 있음을 확인하였다.

• 한국전자파학회논문지
• /
• 제20권8호
• /
• pp.770-776
• /
• 2009

본 논문에서는 일반적인 six-port 수신기의 한 구성 성분인 BPSK 수신기와 반사형 위상 천이기를 이용하여 QPSK 신호를 복조하는 방법을 제안, 검증하고자 한다. 기존의 일반적인 곱셈 혼합 방식이나 덧셈 혼합 방식의 I/Q 복조기는 혼합기부터 parallel-to-serial 변환기까지 I/Q 경로가 분리되어 있다. 본 논문에서는 I/Q baseband 신호 경로의 분리가 없는 새로운 I/Q 복조기를 제안한다. 이는 일반적인 수신기에 비하여 baseband 경로의 회로 크기와 전력 소모를 반으로 줄일 수 있는 장점이 있다. 또한, 데이터 복조 후 parallel-to-serial 변환기가 사용될 필요가 없다. 설계된 복조기 모듈은 L-band 반송파 주파수의 데이터 율 20 Mbps까지의 QPSK 변조 신호를 성공적으로 복조하였다.

• 한국전자통신학회논문지
• /
• 제10권10호
• /
• pp.1123-1130
• /
• 2015

NoC는 SoC의 IP 코어들 사이에서 통신하는 시스템으로 기존의 버스 시스템이나 크로스바 상호연결 시스템보다 월등히 향상된 성능을 제공한다. 그러나 NoC의 송신부와 수신부 사이에서 데이터 이동 시에 송신부와 수신부 사이에 발생하는 불안정 상태(metastability)는 극복하기 위하여 동기회로가 필요하다. 본 논문에서는 신호 영역 발생기, 선택 신호 발생기와 데이터 버퍼로 구성된 새로운 위상차 동기회로를 설계하였다. 불안정 상태가 없는 선택구간을 구하기 위하여 전송된 클럭을 지연하는 회로가 사용되며, 전송클럭과 지역 클럭을 비교하여 선택신호를 발생한다. 제안된 위상차 동기회로는 선택신호 값에 의하여 지역클럭의 상승 또는 하강 모서리 중의 하나를 선택하여 불안정 상태를 제거한다. 모의실험 결과는 제안된 위상차 동기회로가 전송된 클럭과 지역 클럭의 어떤 위상차에서도 잘 동작하는 것을 보여 주었다.

• Journal of Biosystems Engineering
• /
• 제43권2호
• /
• pp.94-102
• /
• 2018

Purpose: In this study, a maintenance free super-capacitor battery charging system based on the photovoltaic module, to be used in agricultural electric carriers, was developed and its charging characteristics were studied in detail. Methods: At first, the electric carrier system configuration is introduced and the electric control components are presented. The super-capacitor batteries and photovoltaic module used in the experiment are specified. Next, the developed charging system consisting of a constant current / constant voltage Buck converter as the charging device and a super-capacitor cell as a balancing device are initiated. The proposed circuit design, a developed PCB layout of each device and a proportional control to check the current and voltage during the charging process are outlined. An experiment was carried out using a developed prototype to clarify the effectiveness of the proposed system. A power analyzer was used to measure the current and voltage during charging to evaluate the efficiency of the energy storage device. Finally, the conclusions of this research are presented. Results: The experimental results show that the proposed system successfully controls the charging current and balances the battery voltage. The maximum voltage of the super-capacitor battery obtained by using the proposed battery charger is 16.2 V, and the maximum charging current is 20 A. It was found that the charging time was less than an hour through the duty ratio of 95% or more. Conclusions: The developed battery charging system was successfully implemented on the agricultural electric carriers.

• 한국콘텐츠학회논문지
• /
• 제6권4호
• /
• pp.1-10
• /
• 2006

본 논문에서는 2.4GHz 대역에서의 응용을 위한 광대역 RF 모들을 설계하고 제작하였다. 무선 주파 신호를 중간 주파수로 변환하기 위한 RF 모듈은 3단 증폭기로 이루어진 저잡음 증폭기(LNA), 단종단 게이트 믹서, 정합 회로, 헤어핀 라인 대역 통과 필터, 쳬비셰프 저역 통과 필터로 구성하였다. 저잡음 증폭기는 높은 이득과 안정도를 갖도록 설계하였으며, 단종단 게이트 믹서는 높은 변환이득과 넓은 동작 영역을 갖도록 설계하였다. 광대역 RF모듈의 해석에서는 복합화된 하모닉 밸런스드 기법을 사용하여 RF모듈의 동작 특성을 해석하였다. 설계된 RF 모듈은 55.2dB의 변환이득, 1.54dB의 낮은 잡음 특성, $-120{\sim}-60dBm$의 넓은 RF전력 동작 영역, -60dBm의 낮은 고조파 성분 그리고 RF, IF, LO포트 간에 우수한 분리 특성을 갖는다.

• 한국산학기술학회논문지
• /
• 제11권2호
• /
• pp.461-468
• /
• 2010

본 논문에서는 단일칩 마이크로컨트롤러를 이용하여 구현한 간단한 디지털 LCD 백라이트 인버터를 보고한다. 제안한 인버터는 냉음극형광램프(CCFL)의 점화전압을 감소시키고 전류스파이크를 제거함으로써 점화특성을 향상시켜 CCFL의 수명을 연장시킨다. 이것은 소프트스타팅 기법을 적용한 디지털 디밍제어 알고리즘을 단일칩 마이크로 컨트롤러에 구현함으로써 달성하였다. 인버터의 전력구조는 풀브리지 공진형 회로를 이용하였다. 간략한 해석 결과에 따른 설계 예를 제시하였고, 이에 근거하여 구현된 프로토타입의 실험결과는 이론적 해석과 설명이 정확하게 일치함을 보였다. 전체 시스템의 효율은 약 85%였으며, 디밍제어 동작 시에 CCFL의 점화는 전류스파이크가 없이 이루어졌고 점화전압은 기존의 구조에 비해 약 30% 정도 감소하였다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.397-401
• /
• 2005

본 논문에서는 역지향성 능동배열 안테나용 2-포트 주파수 혼합기를 설계 제작하였다. 역지향성 안테나는 임의의 방향에서 입사하는 전파를 그 방향으로 되돌려 복사시키는 안테나 배열 시스템으로서, 반사파가 입사 반대방향으로 파면(wave front)을 갖도록 하기 위해서는 입사신호의 위상을 180도 천이 시키는 공액 위상변위기가 필요하다. 역지향성 배열에서 공액 위상변위기는 주파수 혼합기로 구현할 수 있다. 2-포트 주파수 혼합기는, 일반적인 3-포트 구조와 달리, RF/IF 신호를 동일 포트에서 사용함으로써 입력단의 신호 결합회로를 사용하지 않아도 되며, 임피던스 정합이 용이하다는 장점을 갖는다. 회로 제작을 위한 비선형소자로 p-HEMT가 사용되었으며, -10 dBm의 LO 전력을 인가하였을 때, 변환손실 -1 dB와 RF 전력 -15 dBm의 1-dB 억압점(compression point)이 측정되었다.

• 한국항행학회논문지
• /
• 제12권2호
• /
• pp.122-131
• /
• 2008

본 논문에서는 마이크로스트립 헤어핀 형태의 링 공진기를 이용하여 저위상 잡음을 개선한 소형화된 S 대역에 사용가능한 발진기를 설계 및 제작하였다. 기판은 고조파 특성이 우수한 유전율 ${\varepsilon}_r$=3.5 기판두께 h=20mil 금속두께 t=17um 손실 탄젠트 $tan{\delta}$=0.0025 인 TACONIC사의 RF-35를 사용하였다. 측정된 결과 발진 주파수는 2.45 GHz에서 출력전력은 20.9 dBm으로서 기존의 발진기에 비하여 상당히 높은 출력을 얻었고, 위상 잡음 특성은 100 kHz offset에서 -100.5 dBc/Hz 로서 기존의 발진기 성능과 비교하면 우수한 특성이 있음을 확인할 수 있었고, 고조파 억압 특성은 32 dBc 이상으로서 우수한 특성을 갖는 발진기임을 보여주었다. 본 논문에서 제안된 발진기의 형태를 이용하여 RFIC, MIC, MMIC 형태로 제작한다면 발진기를 소형화할 수 있을 것이며, 이 제작된 발진기는 S-밴드의 주파수원으로 이용 가능할 수 있을 것으로 사료된다.

• 전자공학회논문지SC
• /
• 제46권1호
• /
• pp.76-81
• /
• 2009

본 논문에서는 새로운 방법의 채널 시간 공유 Subranging ADC를 제안한다. 기존 Subranging ADC의 경우, 상위 비교기 블록과 하위 비교기 블록이 각각 존재 하여 면적과 파워소비가 단점을 지니고 있다. 제안하는 Subrangin ADC는 기존 Subranging ADC와 비슷하나 가장 큰 특징은 하위 ADC의 비교기가 존재하지 않는다. 하위 ADC의 비교기가 존재하지 않는 대신에 Control Switch(CS)를 사용하여 상위 ADC의 비교기를 시간차이를 두고 공유하는 형식을 보여주고 있다. 제안하는 ADC는 하위단의 비교기 블록을 제거하고 상위단의 비교기 블록과 공유하므로 기존 Subranging ADC보다 컴페레이터 숫자를 반으로 줄이며 따라서 칩 전체 면적을 40% 가량 줄인다. 동작 특성을 확인하기 위하여 $0.18{\mu}m$ 1P6M Technology 이용하여 제안된 방법으로 8bit ADC를 설계하였다. 시뮬레이션 결과, 전원전압 1.8V에서 8bit 80MS/s 특성 그리고 10mW의 낮은 전력 소모의 특성을 나타내었다.