• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1994년도 하계학술대회 논문집 A
• /
• pp.310-312
• /
• 1994

A partial shunt regulator (PSR) which is the power regulator of KOREASAT is modeled. The modeling of the PSR consist of solar array, power circuit, controller. and load models. To realize simple structure. a voltage source of the PSR controller is used the output voltage of the PSR. The model of the PSR has very complex structure with two additional coupled feedback loops. The complex model is simplified to a simple meaningful model with only main feedback control loop. The proposed model is compared to a PSR model with DC voltage source at the PSR controller. The proposed PSR model is verified by comparing the model with SPICE simulation for small signal analysis.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권2호
• /
• pp.186-192
• /
• 2012

Half-rail stacked drivers are used to reduce power consumption of the drivers for synchronous buck converters. In this paper, the stacked driver is optimized by matching the average charging and discharging currents used by high-side and low-side drivers. By matching the two currents, the average intermediate bias voltage can remain constant without the aid of the voltage regulator as long as the voltage ripple stays within the window defined by the hysteresis of the regulator. Thus the optimized driver in this paper can minimize the power consumption in the regulator. The current matching requirement yields the value for the intermediate bias voltage, which deviates from the half-rail voltage. Furthermore the required capacitance is also reduced in this design due to decreased charging current, which results in significantly reduced die area. The detailed analysis and design of the stacked driver is verified through simulations done using 5V MOSFET parameters of a typical 0.35-${\mu}m$ CMOS process. The difference in power loss between the conventional half-rail driver and the proposed driver is less than 1%. But the conventional half-rail driver has excess charge stored in the capacitor, which will be dissipated in the regulator unless reused by an external circuit. Due to the reduction in the required capacitance, the estimated saving in chip area is approximately 18.5% compared to the half-rail driver.

• 대한전기학회논문지:전력기술부문A
• /
• 제53권11호
• /
• pp.610-618
• /
• 2004

With the development of industry and the improvement of living standards, better quality in power electric service is required more than ever before. Under these circumstances, to deliver reasonable voltage regulation methods in distribution systems need to be developed. So, This paper deals with optimal introduction of the line voltage regulator (SVR : Step Voltage Regulator) in power distribution systems. First, This paper investigates characteristics of SVR and performs economic evaluation of SVR's introduction by using Present Worth Method. This paper, also suggests proper location and optimal voltage regulation algorithm. In order to deliver suitable voltages to as many customers as possible, the optimal sending voltage of SVR should be decided by the effective operation of voltage regulators at the distribution feeders. The simulation results using a model distribution system and real distribution systems show that the proposed methods can be a practical tool for the voltage regulation in distribution systems.

• Transactions on Electrical and Electronic Materials
• /
• 제18권5호
• /
• pp.257-260
• /
• 2017

In this paper, we present the design of a 4.5 V low dropout (LDO) voltage regulator implemented in the 130 nm CMOS process. The design uses a two-stage cascaded operational transconductance amplifier (OTA) as an error amplifier, with a body bias technique for reducing dropout voltages. PMOS is used as a pass transistor to ensure stable output voltages. The results show that the proposed LDO regulator has a dropout voltage of 32.06 mV when implemented in the130 nm CMOS process. The power dissipation is only 1.3593 mW and the proposed circuit operates under an input voltage of 5V with an active area of $703{\mu}m^2$, ensuring that the proposed circuit is suitable for low-power applications.

• 전력전자학회논문지
• /
• 제11권4호
• /
• pp.321-327
• /
• 2006

본 논문은 다출력 전원장치에 적용되는 플라이백 컨버터를 위한 자동 동기 스위치 포스트 레굴레이터를 제안한다. 제안된 회로는 기존의 스위치 포스트 레굴레이터의 단점인 구동회로 구현 및 주 출력과 보조 출력의 동기의 어려움으로 인한 복잡한 회로구성이 새로운 자동동기 스위치로 간단하게 구성된다. 제안된 회로를 적용함으로서 각 출력의 전압가변과 정밀한 레굴레이션이 요구되는 다중출력 전원장치를 간단한 구성과 저렴한 가격으로 제작할 수 있으며, 이론적 해석 및 시뮬레이션 그리고 실험을 통하여 제안 회로의 타당성을 입증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2007년도 하계학술대회 논문집
• /
• pp.32-34
• /
• 2007

전자산업 부문의 친환경 대응이 이슈화 되면서 전자기기의 대기전력 소비감소를 위한 연구가 지속적으로 수행되고 있다. 전자기기의 대표적인 전원공급장치인 Switched Mode Power Supply(SMPS)의 경우 부하기기의 대기모드 시 극도로 낮은 출력전력에서 고효율을 달성해야 하는 요구가 높다. 특히 많은 SMPS들이 부하기기의 요구에 의하여 다출력 컨버터로 설계되어 있는데, 이러한 다출력 구조에서 대기모드 시 불필요한 출력을 절체함과 동시에 저전력에서 고효율을 내기가 쉽지 않다. 또한 다출력 구조로 인한 Cross Regulation 문제를 극복해야 하는 과제가 있다. 따라서 본 논문에서는 단일 컨버터 혹은 복수의 컨버터로 구성되어 있는 다출력 컨버터에서 대기전력 개선을 위한 Secondary Side Post Regulator(SSPR), 전류모드, Power Sequence 제어기술을 제안하고, 대기전력과 더불어 SSPR의 Cross Regulation 특성 개선을 검토하였다. 그리고 제안한 기술이 구현된 다출력 구조의 110W와 270W급 SMPS를 제작하여 회로의 타당성 및 우수성을 검증하였다.

• 한국산학기술학회논문지
• /
• 제16권1호
• /
• pp.627-633
• /
• 2015

본 논문에서는 고속 PMIC(Power Management Integrated Circuit) 회로를 위한 저전압 입력 보호기능을 가지는 모바일용 LDO(Low Drop-Out) 레귤레이터를 설계하였다. 설계된 LDO 레귤레이터는 밴드갭 기준전압회로, 오차 증폭회로, 파워 트랜지스터 등으로 이루어진다. LDO 레귤레이터는 3.3 V 전원전압으로부터 2.5 V 출력을 갖도록 설계되었으며, 저전압 입력보호 기능을 하는 UVLO 회로는 전원부와 파워 트랜지스터 사이에 삽입된다. 또한 UVLO는 3.3 V 구동전압에서, 하강시 1.2 V 에서 LDO 레귤레이터 동작을 멈추게 하고, 구동전압 상승 시 2.5 V 에서 LDO 레귤레이터가 정상 동작한다. $0.35{\mu}m$ 5 V 저전압 CMOS 공정을 사용하여 모의실험 한 결과, 설계한 LDO 레귤레이터는 0.713 mV/V의 라인레귤레이션을 가지고, 부하전류가 0 mA에서 40 mA로 변할 때 $8.35{\mu}V/mA$의 로드레귤레이션을 보였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 춘계전력전자학술대회 논문집(1)
• /
• pp.106-109
• /
• 2003

This paper describes an AC voltage regulator using AC chopper and auxiliary transformer which is series connected with main input. It has many advantages such as fast voltage control, high efficiency and low THD. A detail study of step down AC voltage regulator is described and two kinds of novel step-up/down voltage regulator for AVR are proposed. The operation principle and PWM method of the proposed regulator are described. Experimental results show that it can be used as AC voltage regulator for special purpose very efficiently.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 F
• /
• pp.2249-2251
• /
• 1997

Total 144 quadrupole magnets are installed in PLS. The magnets are connected in series with groups of two or 24. Each group is powered by a high-precision constant-current DC power supply. For the purpose of the beam based alignment of beam position monitors in the PLS, it is necessary to adjust the current of each quadrupole independently. To achieve this, a high current shunt regulator is designed. It can shunt a maximum 50 A of the quadrupole magnet current. The shunt regulator is programmable and the current amplitude can be varied linearly with a 12-bit resolution. Power transistors are used in the current shunt regulator. The operation of transistors is in linear region. The RS232C protocol is used for remote control and status report of the shunt regulator to the main control centre of the PLS. Preliminary result indicates that the calibration accuracy of the beam position monitor can be achievable in less than $10{\mu}m$.

• 전력전자학회논문지
• /
• 제16권1호
• /
• pp.88-95
• /
• 2011

본 논문은 다중출력 스위칭-모드 전원 공급 장치에서 변압기 2차 측의 출력전압 안정을 위하여, 일반적으로 사용하는 선형 전압조절기의 피드백 보상기의 제어신호를 이용하여 부하 전류정보를 측정하고, 모든 부하가 경부하 상태일 경우에만 대기전력 모드로 동작하도록 하였다. 기존 방식은 주제어기 출력의 부하상태에만 의존하여, 나머지 2차측 출력의 부하상태와 상관없이 대기전력을 저감하기 위한 간헐 스위칭 모드 (burst mode) 제어로 들어가는 문제가 있다. 기존의 전류센서 혹은 저항을 이용하여 부하전류 정보를 얻는 방식이 아닌 선형전압 조절기를 이용하여 시스템을 저가격화 하였으며 모든 출력이 경부하일 경우에만 대기모드로 전환 하도록 하여 출력전압의 신뢰성을 향상시켰다. 본 논문에서는 제안된 제어기 회로의 동작원리를 설명하고 시뮬레이션으로 검증 하였으며 25W급 하드웨어를 구현하여 제안된 회로를 검증한다.