• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2002년도 International Meeting on Information Display
• /
• pp.579-582
• /
• 2002

We developed three kinds of electrode-structures for high luminance and luminous efficiency. Also, we optimized the mixture gas. Three kinds of 7.5-inch experimental panels having a pixel pitch of 0.864mm were evaluated, and high efficiency of 1.6lm/W was obtained in the panel type2.

• Current Optics and Photonics
• /
• 제1권2호
• /
• pp.150-156
• /
• 2017

A diffraction limited optical system for head mounted displays (HMDs) was designed. This optical system consists of four modules, including 1:5 mm and 5:30 mm beam expanders, polarization grating-polarization conversion system (PG-PCS) and refractive/diffractive projection optical module. The PG-PCS module transforms the unpolarized Gaussian beam to a linearly polarized beam and it simultaneously homogenizes the spatial intensity profile. The optical projector module has a $30^{\circ}$ field of view, a 22 mm eye relief, and a 10 mm exit pupil diameter with a compact structure. Common acrylic materials were utilized in the optical design process; therefore, the final optical system was lightweight. The whole optical system is suitable for a 0.7 inch liquid crystal on silicon microdisplay (LCOS) with HDTV resolution ($1920{\times}1080$) and $8.0{\mu}m$ pixel pitch.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.235-236
• /
• 2007

CCD(Charge-Coupled Device) 혹은 CMOS (Complementary Metal Oxide Semiconductor)와 같은 소자를 이용하여 빛을 전기적 신호인 Image로 재구성하는 촬상소자(Color Capture Device)는 촬영환경이 어두워지면 Dynamic Range가 작아지고, Noise가 상대적으로 심해진다[1][2]. 본 논문에서는 촬영 환경이 어두울 때, Resolution을 Preserving하는 Pixel Pitch가 큰 촬상 소자와 Motion Blur를 억제하는 Exposure Time이 긴 촬상 소자의 조합을 신호처리로 구현하여, 신호의 Power를 향상시켜 Dynamic Range를 키우고 Noise의 Boost-up을 억제하여 SNR(Signal to Noise Ratio)을 향상시키는 방식으로, 촬상 장치의 감도를 향상시켜 화질을 개선하는 방법을 제안한다.

• 대한원격탐사학회:학술대회논문집
• /
• 대한원격탐사학회 2003년도 Proceedings of ACRS 2003 ISRS
• /
• pp.286-288
• /
• 2003

In this paper, we present our implementation of the direct camera model (image to ground) for SPOT5 and use it to assess the geometric accuracy of SPOT5 imagery. Our assessment confirms the location accuracy of SPOT5 imagery (without use of GCPs) is less than 50m. We further introduce a few attitude parameters to refine the camera model with GCPs. The model is applied to two SPOT5 supermode images, one near vertical, incidence angle of 3 degrees, and one far oblique, incidence angle of 27 degrees. The results show that accuracy (rms of check points) of about one pixel (2.5m) can be achieved with about 4 GCPs by using only 3 parameters to correct the yaw, pitch and roll of the satellite.

• 전자통신동향분석
• /
• 제34권6호
• /
• pp.145-155
• /
• 2019

Holography is a technique that can acquire and reproduce 3D objects nearly perfectly by representing both the amplitude and phase of light. Recently, digital holography has received considerable attention because it is simpler than analog holography from acquisition to reproduction. The data size of the digital hologram increases tremendously as the quality of digital holograms depends on their pixel pitch and resolution. Hence, efficient compression is necessary to realize holographic imaging services. In this report, we introduce recent digital hologram compression techniques and JPEG Pleno holography, which is the first international standardization activity for digital hologram compression. Furthermore, we discuss the future of this field.

• 센서학회지
• /
• 제30권4호
• /
• pp.223-228
• /
• 2021

This work presents a low-power CMOS image sensor (CIS) with a multi-column-parallel (MCP) readout structure while focusing on improving its performance compared to previous works. A delta readout scheme that utilizes the image characteristics is optimized for the MCP readout structure. By simply alternating the MCP readout direction for each row selection, additional memory for the row-to-row delta readout is not required, resulting in a reduced area of occupation compared to the previous work. In addition, the bias current of a pre-amplifier in a successive approximate register (SAR) analog-to-digital converter (ADC) changes according to the operating period to improve the power efficiency. The prototype CIS chip was fabricated using a 0.18-㎛ CMOS process. A 160 × 120 pixel array with 4.4 ㎛ pitch was implemented with a 10-bit SAR ADC. The prototype CIS demonstrated a frame rate of 120 fps with a total power consumption of 1.92 mW.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.27-37
• /
• 1999

비냉각 열상장비의 핵심 부품으로 사용되는 InfraRed Focal Plane Array(IRFPA)용 CMOS ReadOut IC (ROIC)를 설계하였다. 설계된 ROIC는 64×64 배열의 Barium Strontium Titanate(BST) 적외선 검출기에서 검출되는 신호를 받아 이를 적절히 증폭하고 잡음제거 필터링을 거쳐 pixel 단위로 순차적으로 출력하는 기능을 수행하며, 검출기 소자와의 임피던스 매칭, 저잡음 및 저전력 소모, 검출기 소자의 pitch 등의 사양을 만족하도록 설계되었다. 검출기 소자와 전치 증폭기 사이의 임피던스 매칭을 위해 MOS 다이오드 구조를 기본으로 하는 새로운 회로를 고안하여 적용함으로써 표준 CMOS 공정으로 구현이 가능하도록 하였다. 또한, tunable 저역통과 필터를 채용하여 신호대역 이상의 고주파 잡음이 제거되도록 하였으며, 단위 셀 내부에 클램프 회로를 삽입하여 출력신호의 신호 대 잡음비가 개선되도록 하였다. 64×64 IREPA ROIC는 0.65-㎛ 2P3M (double poly, tripple metal) N-Well CMOS 공정으로 설계되었으며, 트랜지스터, 커패시터 및 저항을 포함하여 약 62,000여개의 소자로 구성되는 코어 부분의 면적은 약 6.3-{{{{ { mm}_{ } }}}}×6.7-{{{{ { mm}_{ } }}}}이다.

• 대한디지털의료영상학회논문지
• /
• 제6권1호
• /
• pp.24-30
• /
• 2003

평판 digital x-선 검출기는 차세대 x-ray system으로 최근 연구와 개발이 활발하게 진행되고 있는 system이다. 본 연구는 환자의 피폭 및 작업 종사자의 피폭을 최소화 할 수 있고 의료장비의 디지털화에 발맞추어 PACS 등에 사용 가능한 a-Se을 이용한 직접방식의 digital x-선 검출기 구현에 관한 것이다. Prototype digital x-선 검출기는 TFT층과 a-Se층으로 이루어져 있다. Digital x-선 검출기센서 증착과 정의 최적화 수행 결과를 참고문헌1)-4)과 비교했을 때 매우 유사함을 확인하였다. 제작된 검출기의 pixel pitch는 $139{\mu}m$였고, fill factor는 86%, 전체 검출기의 검출면적은 14"${\times}$8.5"였다. Digital 영상의 해상력을 고려하기 위해 손과 test 패턴영상을 얻었고, 58%, 3.0lp/mm의 높은 MTF를 얻을 수가 있었다. 이러한 결과로 a-Se 기반의 Digital X선 검출기가 구현되었으며 본 연구결과를 토대로 향후 digital X선 검출기 개발기술의 발전과 성능향상을 가져올 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.20-27
• /
• 2011

모바일 기기에 장착되는 CMOS 이미지 센서(CIS) 칩은 배터리 용량의 한계로 인해 저전력 소모를 요구한다. 본 논문에서는 전력소모를 줄일 수 있는 데이터 플립플롭 회로와 새로운 저전력 구조의 Single-Slope A/D Converter(SS-ADC)를 사용한 이미지 센서를 설계하여 모바일 기기에 사용되는 CIS 칩의 전력 소모를 감소시켰다. 제안하는 CIS는 $2.25um{\times}2.25um$ 면적을 갖는 4-Tr Active Pixel Sensor 구조를 사용하여 QVGA($320{\times}240$)급 해상도를 갖도록 설계되었으며 0.13um CMOS 공정에서 설계되었다. 실험 결과, CIS 칩 내부의 SS-ADC 는 10-b 해상도를 가지며, 동작속도는 16 frame/s 를 만족하였고, 전원 전압 3.3V(아날로그)/1.8V(Digital)에서 25mW의 전력 소모를 보였다. 측정결과로부터 제안된 CIS 칩은 기존 CIS 칩에 비해 대기시간동안 약 22%, 동작시간동안 약 20%의 전력이 감소되었다.

• 융합신호처리학회논문지
• /
• 제5권2호
• /
• pp.165-171
• /
• 2004

반도체 IC의 소형화와 고 밀도화에 따르는 소자의 외관적 불량을 육안으로 식별하는 것이 거의 불가능하며, 불량요소도 다양하여 고 정밀 비젼시스템의 도입이 필수적인 제조공정으로 자리매김 되고 있다. 특히 리드의 뜸 상태검사는 망상처리 알고리즘의 구현이 어려운 점이 있다. 따라서 본 논문에서는 칩의 면적이 1cm${\times}$0.5cm인 SOP형 IC의 불량을 검출하는 외관검사 시스템을 구현하고, 그 성능을 평가하고자 한다. 여러 가지 항목을 최적으로 검사하기 위하여 기하적 길이, 간격, 각도, 명도 및 위치보정 등을 이론적으로 전개하였고, 시스템 구성을 위해 인터페이스 회로를 설계하여 Handler와 결합하였다. 그 결과 초당 2개의 IC를 검사하고, 화소 당 20$\mu$m의 분해능을 가지는 계측 정밀도를 확인하였다.