• 제목/요약/키워드: Phase lock loop (PLL)

검색결과 87건 처리시간 0.028초

개선된 자동 주파수 보정회로를 이용한 광대역 클록 발생기 설계 (A Wideband Clock Generator Design using Improved Automatic Frequency Calibration Circuit)

  • 정상훈;유남희;조성익
    • 전기학회논문지
    • /
    • 제60권2호
    • /
    • pp.451-454
    • /
    • 2011
  • In this paper, a wideband clock generator using novel Automatic frequency calibration(AFC) scheme is proposed. Wideband clock generator using AFC has the advantage of small VCO gain and wide frequency band. The conventional AFC compares whether the feedback frequency is faster or slower then the reference frequency. However, the proposed AFC can detect frequency difference between reference frequency with feedback frequency. So it can be reduced an operation time than conventional methods AFC. Conventional AFC goes to the initial code if the frequency step changed. This AFC, on the other hand, can a prior state code so it can approach a fast operation. In simulation results, the proposed clock generator is designed for DisplayPort using the CMOS ring-VCO. The VCO tuning range is 350MHz, and a VCO frequency is 270MHz. The lock time of clock generator is less then 3us at input reference frequency, 67.5MHz. The phase noise is -109dBC/Hz at 1MHz offset from the center frequency. and power consumption is 10.1mW at 1.8V supply and layout area is $0.384mm^2$.

저전력 및 고품질의 60GHz대역 무선 통신 시스템 설계와 성능 분석 (Design and Performance Analysis of 60GHz Wireless Communication System for Low Power Consumption and High Link Quality)

  • 복준영;유흥균
    • 한국통신학회논문지
    • /
    • 제38A권2호
    • /
    • pp.209-216
    • /
    • 2013
  • 본 논문에서는 저전력 고품질의 60GHz 대역 무선 통신을 위한 디지털 역지향성 안테나 시스템의 설계와 성능을 분석하였다. 디지털 역지향성 안테나는 수신된 방향에 대한 정보 없이 자동적으로 빔을 신호원 방향으로 생성할 수 있다. 제안된 시스템은 신호원 방향으로 빔을 형성하여 간섭 신호를 감소시키고 SINR 을 향상시킴으로써 저전력 통신이 가능하다. 초고속 통신을 위해서 60GHz 와 같은 밀리미터파 대역에서 통신을 할 경우 주파수 오프셋이 심하게 발생된다. 본 논문에서는 디지털 PLL 을 사용하여 주파수 오프셋에 강한 시스템을 설계하였다. 또한, 안테나 수에 따른 빔 성능 및 디지털 역지향성 안테나의 위상 공액 기법을 사용한 경우에 대해서 주파수 오프셋을 고려하여 성능을 분석하였다.

Controller with Voltage-Compensated Driver for Lighting Passive Matrix Organic Light Emitting Diodes Panels

  • Juan, Chang Jung;Tsai, Ming Jong
    • 한국정보디스플레이학회:학술대회논문집
    • /
    • 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
    • /
    • pp.673-675
    • /
    • 2004
  • This study proposes controller with voltage-compensated drivers for producing gray-scaled pictures on passive matrix organic light emitting diodes (PMOLEDs) panels. The controller includes voltage type drivers so the output impedance of the driver is far less than that of the current-type driver. Its low output impedance provides better electron-optical properties than those of traditional current drivers. A free running clock and a group of counters are applied to the gray-scaled function so that phase lock loop (PLL) circuit can be reduced in the controller. A pre-charge function is used to enhance performance of the luminance of an active OLED pixel. As a result, distribution of the low gray level portion is achieved linear relationship with input data. In this work, the digital part of the proposed controller is implemented using FPGA chips, and analog parts are combined with a digital-analog converter (DAC) and analog switches. A still image is displayed on a $48^{\ast}64$ PMOLEDs panel to assess the luminance performance fir the controller. Based on its cost requirement and luminance performance, the controller is qualified to join the market for driving PMOLEDs panels.

  • PDF

위성 DMB 중계기용 클럭 재생 모듈 설계 및 제작 (Design and Fabrication of Clock Recovery Module for Gap Filter of Satellite DMB)

  • 홍순영;신영섭;홍성용
    • 한국전자파학회논문지
    • /
    • 제18권4호
    • /
    • pp.423-429
    • /
    • 2007
  • 위성 DMB용 중계기는 위성으로부터 수신된 2.304 MHz의 기준 신호를 이용하여 10 MHz의 클럭 신호를 재생하여 시스템 동기 신호로 사용한다. 본 논문에서는 기준 신호가 잡음에 의해 흔들리거나 끊기더라도 안정된 신호를 재생할 수 있는 클럭 재생 모듈을 제안하였다. 제안된 모듈은 기존 방식에 비해 저가로 구현이 가능하며, 정기적인 주파수 조정이 필요 없는 장점이 있다. 본 논문에서는 클럭 재생용 IC를 CPLD를 이용하여 구현하였고, lock time을 짧게 하면서 동시에 출력 주파수의 hold over 시간을 늘리기 위해 새로운 루프 필터를 적용하였다. 제작된 모듈은 출력 주파수의 안정도가 0.01 ppm 이내일 경우 hold over 시간이 11초, 출력 전력은 -0.66 dBm, 위상잡음은 100 Hz 오프셋에서 -113 dBc/Hz로 측정되었다.

Line Impedance Estimation Based Adaptive Droop Control Method for Parallel Inverters

  • Le, Phuong Minh;Pham, Xuan Hoa Thi;Nguyen, Huy Minh;Hoang, Duc Duy Vo;Nguyen, Tuyen Dinh;Vo, Dieu Ngoc
    • Journal of Power Electronics
    • /
    • 제18권1호
    • /
    • pp.234-250
    • /
    • 2018
  • This paper presents a new load sharing control for use between paralleled three-phase inverters in an islanded microgrid based on the online line impedance estimation by the use of a Kalman filter. In this study, the mismatch of power sharing when the line impedance changes due to temperature, frequency, significant differences in line parameters and the requirements of the Plug-and-Play mode for inverters connected to a microgrid has been solved. In addition, this paper also presents a new droop control method working with the line impedance that is different from the traditional droop algorithm when the line impedance is assumed to be pure resistance or pure inductance. In this paper, the line impedance estimation for parallel inverters uses the minimum square method combined with a Kalman filter. In addition, the secondary control loops are designed to restore the voltage amplitude and frequency of a microgrid by using a combined nominal value SOGI-PLL with a generalized integral block and phase lock loop to monitor the exact voltage magnitude and frequency phase at the PCC. A control model has been simulated in Matlab/Simulink with three voltage source inverters connected in parallel for different ratios of power sharing. The simulation results demonstrate the accuracy of the proposed control method.

CCTV용 CCD를 위한 가변 clock으로 동작되는 비디오 인코더의 설계 (Design of Video Encoder activating with variable clocks of CCDs for CCTV applications)

  • 김주현;하주영;강봉순
    • 한국정보통신학회논문지
    • /
    • 제10권1호
    • /
    • pp.80-87
    • /
    • 2006
  • CCTV(Closed Circuit TeleVision)에 사용되는 CCD(Charge Coupled Device)는 일본의 소니가 시장을 $80\%$ 선점하고 있다. 이는 다른 회사가 따라오지 못할 만큼의 성능을 가지고 있기 때문인데, 문제는 CCD에서 사용되는 clock 주파수가 범용 비디오 인코더에서 사용하는 주파수와 다르다는 것이다. 이 때문에 범용 비디오 인코더를 사용하여 TV 출력을 만들려면, 화면 크기를 조절해 주는 scaler와 2개 clock의 동기를 잡아주는 PLL(Phase Loop Lock)이 필요하다. 그래서 본 논문에서는 scaler와 PLL을 사용하지 않고도 TV 출력 신호를 만들 수 있도록 CCD와 동일한 clock으로 동작하는 비디오 인코더를 제안한다. 본 비디오 인코더는 ITU-R BT.601 4:2:2, ITU-R BT.656 중 하나의 입력을 받아서 NTSC, PAL등의 S-video 신호와 CVBS(Composite Video Baseband Signals)로 바꾸어 준다. 입력 클럭이 가변하기 때문에 인코더 내부에서 사용하는 필터의 특성도 가변되도록 설계하였고 하드웨어 크기를 줄이기 위해서 곱셈기를 사용하지 않는 구조로 설계하였다. 명암 신호와 색차 신호를 위한 디지털 필터의 bit width는 하드웨어 설계 시 발생할 수 있는 오차를 ${\pm}1$ LSB(Least Significant Bit) 이하가 되도록 정하여 양질의 복합 영상 신호를 만들 수 있도록 하였다. 제안된 시스템은 Altera FPGA인 Stratix EP1S80B953C6ES을 이용하여 검증을 수행하였다.

2.4 GHz 도플러 레이다의 주파수 조정을 통한 이동체 거리 센싱 (Distance Sensing of Moving Target with Frequency Control of 2.4 GHz Doppler Radar)

  • 백경진;장병준
    • 한국전자파학회논문지
    • /
    • 제30권2호
    • /
    • pp.152-159
    • /
    • 2019
  • 도플러 레이다는 단일 주파수의 정현파를 이용하므로 움직이는 이동체의 속도만을 측정할 수 있다고 알려져 있다. 일반적으로 이동체의 거리를 측정하기 위해서는 FMCW 레이다나 펄스 레이다를 이용하여야 하는데, 이 경우 하드웨어 구성 및 신호처리가 복잡할 뿐만 아니라, 주파수 대역폭을 넓게 사용하기 때문에 24 GHz나 77 GHz 대역의 밀리미터파를 사용할 수밖에 없어 가격이 비싸다. 따라서 가격이 저렴한 도플러 레이다에서 다중 톤 주파수를 이용하여 이동체의 속도 외에 거리까지 센싱하는 연구가 시작되고 있다. 이에 본 연구에서는 2.4 GHz 도플러 레이다에 내장된 PLL만을 이용한 주파수 조정만으로도 이동체의 거리 센싱이 가능함을 보인다. 특히, 기존에 제안된 DC 기반의 거리 계산에서 필요한 DC 정보를 제거하고, 교류결합된 AC 정보만을 이용하여 거리를 센싱할 수 있음을 보인다. 제안된 기술은 2.4 GHz 대역의 이동체 식별용 특정소출력 무선기기 기술기준을 만족하므로 45 dBm EIRP 출력을 이용하여 이동체 거리 센싱이 필요한 다양한 응용이 가능하다.