• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권3호
• /
• pp.179-192
• /
• 2008

A multiphase compensation method with mismatch linearization technique, is presented and demonstrated in a $\Sigma-\Delta$ fractional-N frequency synthesizer. An on-chip delay-locked loop (DLL) and a proposed delay line structure are constructed to provide multiphase compensation on $\Sigma-\Delta$ quantizetion noise. In the delay line structure, dynamic element matching (DEM) techniques are employed for mismatch linearization. The proposed $\Sigma-\Delta$ fractional-N frequency synthesizer is fabricated in a $0.18-{\mu}m$ CMOS technology with 2.14-GHz output frequency and 4-Hz resolution. The die size is 0.92 mm$\times$1.15 mm, and it consumes 27.2 mW. In-band phase noise of -82 dBc/Hz at 10 kHz offset and out-of-band phase noise of -103 dBc/Hz at 1 MHz offset are measured with a loop bandwidth of 200 kHz. The settling time is shorter than $25{\mu}s$.

• 전기전자학회논문지
• /
• 제14권3호
• /
• pp.232-235
• /
• 2010

기존의 수동 스위치를 사용한 스위치-라인 타입 위상변화기의 수동 스위치를 스위칭 증폭기로 대체한 60GHz CMOS 능동위상변화기를 소개하였다. 능동스위치 위상변화기는 능동스위치 블록과 수동 딜레이 네트워크 블록 구성되며, 기존의 vector-sum 위상변화기와 비교해 간단한 회로 구성이 가능하다. 능동스위치 블록은 On-Off state에 따라 다르게 요구되는 입출력 저항을 고려하여 설계하였고, 수동 딜레이 네트워크 블록은 회로의 크기를 최소화하기 위하여 일반적인 microstrip line 대신 lumped 인덕터와 커패시터를 사용하여 구성하였다. TSMC 65nm CMOS 공정을 이용하여 1-bit 위상변화기를 제작 및 측정하였으며, 그 결과 65GHz에서 평균 -4.0dB 의 삽입손실과 120도의 위상차를 얻었다.

• 대한전자공학회논문지TC
• /
• 제46권2호
• /
• pp.147-151
• /
• 2009

본 논문에서는 주파수 측정기의 핵심 소자이며 위상 비교 방향 탐지기의 핵심 소자인 위상 변별기를 설계하였다. Microwave Frequency대역 분류를 기준으로 하여 C-Band의 주파수 신호를 처리하는 광대역 Correlator를 설계하였다. 위상 번별기를 구성하는 광대역 2단 2way Power Divider를 설계하였으며, $180^{\circ}$ Metamaterial Hybrid Rat-Race Coupler와 $90^{\circ}$ Hybrid Coupler를 설계하여, 일반적인 위상변별기와 비교하여, Compact하며, 광대역인 특성을 얻을 수 있었다. 위상 변별기의 구성은 광대역 소자를 사용하였으며 그 외 Phase를 맞추기 위한 Delay Line을 구성하였다.

• 한국전자파학회논문지
• /
• 제29권2호
• /
• pp.99-108
• /
• 2018

본 논문은 마그네트론 대체를 위한 반도체 전력 발진기 모듈 설계에 관련된 내용을 기술하였다. 300급 LDMOS 단일 전력 증폭기의 특성을 확인하였고 두 개를 결합하여 모듈을 구성하였다. 결합된 모듈에 delay-line feedback loop을 구성하고 위상 천이기를 이용하여 위상을 조절하여 발진기를 구동시켰다. 발진기 모듈 측정 결과 주파수 2.327 GHz에서 출력 800 W, 효율 58 %로 측정되었다. 이 결과는 시뮬레이션 결과와 유사한 특성을 보여준다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.149-151
• /
• 2005

This paper deals with the novel control algorithm of single-phase hybrid active power filter for the compensation of harmonic current components in nonlinear R-L load with passive active power filters. To construct two-axes coordinate, an imaginary second phase was made by giving time delay to line current. In this proposed method, the new signal, which was the delayed through the filtering by the phase-delay property of low-pass filter, is used as the secondary phase. Because two phases have different phase, instantaneous calculation of harmonic current is possible. In this paper, a reference voltage is created by multiplying gain of filter by compensation current using the rotating reference frames that synchronizes with source-frequency, not applying to instantaneous reactive power theory which has been used with the existing fixed reference frames. This paper shows the experimental results, which provide a high accuracy and extremely fast response of single-phase hybrid active Bower filter under the operation with the proposed control method.

• Journal of the Optical Society of Korea
• /
• 제20권2호
• /
• pp.300-304
• /
• 2016

A dual loop optoelectronic oscillator (OEO) based on an acousto-optic modulator (AOM) for single mode operation with an acousto-optic delay line is demonstrated in this paper. When the OEO operates, the free spectral range is a function of the total loop length of the OEO, which is mainly dependent on the propagation time of the acoustic wave in the AOM. Due to the huge difference in the magnitude between the speed of light and the acoustic velocity in the AOM, the effective loop length converted to light-propagation length of the OEO increases to 3.8 km. With 150 MHz oscillation frequency, phase noise of -118 dBc/Hz at 10 kHz frequency offset, and -140 dBc/Hz at 200 kHz frequency offset, is achieved.

• Journal of electromagnetic engineering and science
• /
• 제14권1호
• /
• pp.15-24
• /
• 2014

A compact dual-band three-way metamaterial power divider is proposed that has three in-phase outputs. Fully printed composite rightand left-handed (CRLH) unequal and equal power dividers are first implemented for 900-MHz and 2.4-GHz bands with the power-division ratios of 2:1 and 1:1, respectively. An initial 1:1:1 power divider is then achieved by incorporating the input of the two-way equal block into an output of the unequal block, and trimming the interconnection parameters. The condition of an identical phase at the three outputs of the power divider is then met by devising a hybrid CRLH phase-shift line to compensate for the different phase errors at the two frequencies. This scheme is confirmed by predicting the performance of the power divider with circuit analysis and full-wave simulation and measuring the fabricated prototype. They results show agreement; the in-phase outputs as well as the desirable power-division are accomplished and outdo the conventional techniques.

• ETRI Journal
• /
• 제34권6호
• /
• pp.946-949
• /
• 2012

We present the optimization of a birefringence-enhanced-waveguide (BWG)-based polarization beam splitter (PBS) in a Mach-Zehnder interferometer (MZI) configuration and analyze the structure-dependent or polarization-dependent phase difference, using a delay-line MZI (DL-MZI). We fabricate the DL-MZI using silica-based planar lightwave circuit technology and, using the DL-MZI, demonstrate the ability to optimize a PBS by measuring the birefringence of the BWG and structure-dependent phase offset.

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.309-316
• /
• 2019

본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상 검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다. VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 $0.13{\mu}m\;CMOS$ 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클 후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.

• Journal of electromagnetic engineering and science
• /
• 제13권4호
• /
• pp.224-232
• /
• 2013

This paper describes composite cavity-backed crossed scythe-shaped dipoles with wide-beam circularly polarized (CP) radiation for use in Global Navigation Satellite Systems. Each branch of the dipole arm contains a meander line, with the end shaped like a scythe to achieve a significant reduction in the size of the radiator. For dual-band operation, each dipole arm is divided into two branches of different lengths. The dipoles are crossed through a $90^{\circ}$ phase delay line of a vacant-quarter printed ring to achieve CP radiation. The crossed dipoles are incorporated with a cavity-backed reflector to make the CP radiation unidirectional and to improve the CP radiation beamwidth. The proposed antennas have broad impedance matching and 3-dB axial ratio bandwidths, as well as right-hand CP radiation with a wide-beamwidth and high front-to-back ratio.