• 제목/요약/키워드: Pattern Generator

검색결과 272건 처리시간 0.026초

JBURG를 이용한 JIT컴파일러 생성에 관한 연구 (A study on the generation of JIT compiler using JBURG)

  • 강경우
    • 정보처리학회논문지A
    • /
    • 제12A권1호
    • /
    • pp.59-64
    • /
    • 2005
  • 본 연구에서는 JBURG를 이용하여 JIT 컴파일러를 생성하는 방법을 제안하였다. JBURG는 Java를 위한 상향식 트리패턴 일치 코드생성기를 생성하는 도구이다. 본 연구에서 제안한 방법은 트리패턴 사이에 관계를 조사함으로 고안되었다. 제안된 방법은 패턴들 사이의 관계를 이용해 분석하고 불필요한 점검을 피할 수 있다는 점에서 기존의 연구결과인 JBURG보다 효율적이다. 필요한 분석들은 코드생성기를 만드는 시간에 수행되기 때문에 실제 코드를 생성해야 하는 컴파일 시간에 효율을 늘일 수 있다.

굴곡진 지형에 대한 CPG 및 GA 결합 기반 적응적인 휴머노이드 보행 기법 (A Combined CPG and GA Based Adaptive Humanoid Walking for Rolling Terrains)

  • 경덕환;서기성
    • 전기학회논문지
    • /
    • 제67권5호
    • /
    • pp.663-668
    • /
    • 2018
  • A combined CPG (Central Pattern Generator) based foot trajectory and GA (Genetic Algorithm) based joint compensation method is presented for adaptive humanoid walking. In order to increase an adaptability of humanoid walking for rough terrains, the experiment for rolling terrains are introduced. The CPG based foot trajectory method has been successfully applied to basic slops and variable slops, but has a limitation for the rolling terrains. The experiments are conducted in an ODE based Webots simulation environment using humanoid robot Nao to verify a stability of walking for various rolling terrains. The proposed method is compared to the previous CPG foot trajectory technique and shows better performance especially for the cascade rolling terrains.

An Evolutionary Optimization Approach for Optimal Hopping of Humanoid Robots

  • Hong, Young-Dae
    • Journal of Electrical Engineering and Technology
    • /
    • 제10권6호
    • /
    • pp.2420-2426
    • /
    • 2015
  • This paper proposes an evolutionary optimization approach for optimal hopping of humanoid robots. In the proposed approach, the hopping trajectory is generated by a central pattern generator (CPG). The CPG is one of the biologically inspired approaches, and it generates rhythmic signals by using neural oscillators. During the hopping motion, the disturbance caused by the ground reaction forces is compensated for by utilizing the sensory feedback in the CPG. Posture control is essential for a stable hopping motion. A posture controller is utilized to maintain the balance of the humanoid robot while hopping. In addition, a compliance controller using a virtual spring-damper model is applied for stable landing. For optimal hopping, the optimization of the hopping motion is formulated as a minimization problem with equality constraints. To solve this problem, two-phase evolutionary programming is employed. The proposed approach is verified through computer simulations using a simulated model of the small-sized humanoid robot platform DARwIn-OP.

반얀망 ATM 스위치에서 충돌 제거를 위한 비충돌 패턴 발생기 설계 (Design of the non-blocking pattern generator for the elimination of conflicts in banyan ATM switch)

  • 이주영;정재일
    • 전자공학회논문지S
    • /
    • 제35S권12호
    • /
    • pp.8-16
    • /
    • 1998
  • 본 논문에서는 반얀망 ATM 스위치를 위한 비충돌 패턴 발생기를 제안하고, 그 성능을 시뮬레이션에 의해 평가한다. 제안하는 비충돌 패턴 발생기는 우선 입력 셀 들을 입력, 출력 주소쌍을 이용하여, 두 개의 그룹, 즉, 충돌 유발 셀 그룹과 비충돌 셀 그룹 으로 분리한다. 분류된 충돌 유발 셀 들은 충돌 테이블을 이용하여 새로운 비충돌 입력 주소를 재할당 받는다. 시뮬레이션 결과는 NBPG가 최소한의 변환만으로 비충돌 주소 패턴을 발생함을 보여준다.

  • PDF

함수 발생기용 IC를 이용한 레이저 패턴 제어기 구현 (Implementation of Laser Pattern Controller Using Function Generator IC)

  • 이석원;이태진;남윤석
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 하계학술대회 논문집 D
    • /
    • pp.2489-2491
    • /
    • 2003
  • In this study, we implement the laser pattern controller using function generator IC. Overall system consists of : (1) laser excitation circuit and laser tube, (2) two small mirrors to reflect laser beam on the screen, (3) two small motors for X, Y axis enabling each attached mirrors to rotate, (4) controller for motor control and user interface, (5) system power. We explain the architecture of the system and required theory to implement the system. Finally, experimental results are illustrated to show the performance of the system.

  • PDF

Memory Tester용 ASIC 칩의 설계 (The Design of ASIC chip for Memory Tester)

  • 정지원;강창헌;최창;박종식
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.153-155
    • /
    • 2004
  • In this paper, we design the memory tester chip playing an important role in the memory tester as central parts. Memory tester has the sixteen inner instructions to control the test sequence and the address and data signals to DUT. These instructions are saved in memory with each block such as sequencer and pattern generator. Sequencer controls the test sequence according to instructions saved in the memory. And Pattern generator generates the address and data signals according to instructions saved in the memory, too. We can use these chips for various functional test of memory.

  • PDF

Transient Diagnosis and Prognosis for Secondary System in Nuclear Power Plants

  • Park, Sangjun;Park, Jinkyun;Heo, Gyunyoung
    • Nuclear Engineering and Technology
    • /
    • 제48권5호
    • /
    • pp.1184-1191
    • /
    • 2016
  • This paper introduces the development of a transient monitoring system to detect the early stage of a transient, to identify the type of the transient scenario, and to inform an operator with the remaining time to turbine trip when there is no operator's relevant control. This study focused on the transients originating from a secondary system in nuclear power plants (NPPs), because the secondary system was recognized to be a more dominant factor to make unplanned turbine-generator trips which can ultimately result in reactor trips. In order to make the proposed methodology practical forward, all the transient scenarios registered in a simulator of a 1,000 MWe pressurized water reactor were archived in the transient pattern database. The transient patterns show plant behavior until turbine-generator trip when there is no operator's intervention. Meanwhile, the operating data periodically captured from a plant computer is compared with an individual transient pattern in the database and a highly matched section among the transient patterns enables isolation of the type of transient and prediction of the expected remaining time to trip. The transient pattern database consists of hundreds of variables, so it is difficult to speedily compare patterns and to draw a conclusion in a timely manner. The transient pattern database and the operating data are, therefore, converted into a smaller dimension using the principal component analysis (PCA). This paper describes the process of constructing the transient pattern database, dealing with principal components, and optimizing similarity measures.

이산 카오스 함수와 Permutation Algorithm을 결합한 고신뢰도 광영상 암호시스템 (A high reliable optical image encryption system which combined discrete chaos function with permutation algorithm)

  • 박종호
    • 정보보호학회논문지
    • /
    • 제9권4호
    • /
    • pp.37-48
    • /
    • 1999
  • 현대암호방식은 종래의 선형 대수와 수리이론을 적용한 암호통신을 벗어난 유사 잡음성을 띠는 카오스 신호를 이용한 암호통신을 적용해 오고 있다,[1-2] 본 논문은 1차 permutation 알고 리즘을 이용 하여 변환된 정보를 2차 이산 카오스 변환 함수를 이용해 암호화하는 광영상 암호시스템을 제안하여UT 다. 제안된 시스템은 키수열 발생기의 출력을 통해 영상정보를 permutation 하는 알고리즘 을 설계하였고 이에 대한 검정을 수행하였다. 또한 본 논문에서는 permutation 알고리즘을 통해 제한적인 카오스 함수 의 적용시 발생하는 문제점을 해결하고 비도를 증가시킴으로써 광영상 암호시스템에 적용 시 그 타당성 을 검정하였다. Current encryption methods have been applied to secure communication using discrete chaotic system whose output is a noise-like signal which differs from the conventional encryption methods that employ algebra and number theory[1-2] We propose an optical encryption method that transforms the primary pattern into the image pattern of discrete chaotic function first a primary pattern is encoded using permutation algorithm, In the proposed system we suggest the permutation algorithm using the output of key steam generator and its security level is analyzed. In this paper we worked out problem of the application about few discrete chaos function through a permutation algorithm and enhanced the security level. Experimental results with image signal demonstrate the proper of the implemented optical encryption system.

CMOS VLSI의 효율적인 IDDQ 테스트 생성을 위한 패턴 생성기의 구현 (Implementation of Pattern Generator for Efficient IDDQ Test Generation in CMOS VLSI)

  • 배성환;김관웅;전병실
    • 대한전자공학회논문지SD
    • /
    • 제38권4호
    • /
    • pp.292-301
    • /
    • 2001
  • IDDQ 테스트는 CMOS VLSI 회로에서 발생 가능한 여러 종류의 물리적 결함을 효율적으로 검출 할 수 있는 테스트 방식이다. 본 논문에서는 CMOS에서 발생 빈도가 가장 높은 합선고장을 효과적으로 검출할 수 있는 IDDQ 테스트 알고리즘을 이용하여 패턴 생성기를 개발하였다. 고려한 합선고장 모델은 회로의 레이아웃 정보에 의존하지 않으며, 내부노드 혹은 외부노드에 한정시킨 합선고장이 아닌 테스트 대상회로의 모든 노드에서 발생 가능한 단락이다. 구현된 테스트 패턴 생성기는 O(n2)의 복잡도를 갖는 합선고장과 전압 테스트 방식에 비해 상대적으로 느린 IDDQ 테스트를 위해서 새롭게 제안한 이웃 조사 알고리즘과 고장 collapsing 알고리즘을 이용하여, 빠른 고장 시뮬레이션 시간과 높은 고장 검출율을 유지하면서 적은 수의 테스트 패턴 생성이 가능하다. ISCAS 벤치마크 회로의 모의실험을 통하여 기존의 다른 방식보다 우수한 성능을 보였다.

  • PDF

용접결함의 형상인식을 위한 특징변수 추출에 관한 연구 (A Study on the Extraction of Feature Variables for the Pattern Recognition of Welding Flaws)

  • 김재열;노병옥;유신;김창현;고명수
    • 한국정밀공학회지
    • /
    • 제19권11호
    • /
    • pp.103-111
    • /
    • 2002
  • In this study, the natural flaws in welding parts are classified using the signal pattern classification method. The storage digital oscilloscope including FFT function and enveloped waveform generator is used and the signal pattern recognition procedure is made up the digital signal processing, feature extraction, feature selection and classifier design. It is composed with and discussed using the distance classifier that is based on euclidean distance the empirical Bayesian classifier. feature extraction is performed using the class-mean scatter criteria. The signal pattern classification method is applied to the signal pattern recognition of natural flaws.