• 제목/요약/키워드: Partial parallel

검색결과 219건 처리시간 0.025초

칩 동기 에러와 위상 에러가 존재하는 환경에서 다단 간섭제거기에 의한 비동기 DS-CDMA 시스템의 성능 개선 (Performance Improvement of Asunchronous DS-CDMA Systems with a Multistage Interference Canceller in the Presence of Timing and Phase Errors)

  • 김봉철;강근정;오창헌;조성준
    • 한국전자파학회논문지
    • /
    • 제12권1호
    • /
    • pp.1-10
    • /
    • 2001
  • 본 논문에서는 비동기 DS-CDMA 시스템의 성능 개선 기법으로서 다단 간섭제거기 (Multistage PIC)와 부분 다단 간섭제거기(Partial Multistage PIC)를 채용할 때 칩 동기 에러와 위상 에러가 위상 에러가 다중 접속간섭(MAI : Multiple Access Interference) 제거능력에 미치는 영향의 정도를 이론적으로 분석하고 이를 검증하기 위한 컴퓨터 시뮬레이션을 수행하였다. 성능 분석 결과로부터 동기가 완전한 경우에는 다단 간섭제거기와 부분 다단 간섭제거기 모두 큰 폭의 성능 개선을 이룰 수 있었는데 단(stage) 수를 증가시킬수록 다단 간섭제거기와 부분 다단간섭제거기의 성능 개선은 비슷하였다. 또한, 칩 동기 에러와 위상 에러기를 고려 할 경우, 1단(no cancellation)에서의 성능 열화가 각 단의 상관기 출력(decision statistic)에 영향을 줌으로써 다단 간섭제거기와 부분 다단 간섭제거기의 성능 개선을 감소시켰다. 그렇지만, 불완전 동기에도 불구하고 단(stage) 수를 증가시키면 두 간섭제거기 모두 강한 간섭제기능력을 보였다. 실제 시스템에서는 완벽한 칩 동기와 위상 동기 획득이 불가능하기 때문에 칩 동기 에러와 위상 에러에 대해서도 큰 폭의 성능 개선을 이룰 수 있고 구현상의 복잡도도 줄일 수 있는 간섭제거기가 필요하게 된다. 따라서 기존의 다단 간섭제거기와 거의 동일한 성능 개선을 달성하면서 구조가 간단하고 계산량이 적은 부분 다단 간섭제거기의 활용도가 높아질 것이 예상된다.

  • PDF

대용량 HD 영상콘텐츠 고속전송 VPN(Virtual Private Network)의 설계 (Design of High-Speed VPN for Large HD Video Contents Transfer)

  • 박형일;신용태
    • 한국인터넷방송통신학회논문지
    • /
    • 제12권4호
    • /
    • pp.111-118
    • /
    • 2012
  • 다양한 방송사와 서로 다른 CP(Contents Provider)가 분산되어 있는 Data Center서버에서 VOD 서비스를 하고자 할 때, 서로 다른 CP 플랫폼들이 고화질 HD, 3DTV 비디오 등의 영상파일을 교환하기 위해 고성능 네트워크를 통하여 빠르게 전송할 수 있는 망을 빠르게 구성해야 한다. 본 논문은 Public망의 QoS와 보안성을 보완하는 선택적인 암호화 방안을 이용하여, 고속의 안전한 VPN(Virtual Privatr Network)을 생성하고 콘텐츠를 고속으로 대용량 영상파일을 전송하는 프로토콜을 제안한다. End to End의 Device가 대용량의 영상파일을 Parallel 전송으로 가용한 자원을 최대한 사용하면서 안전한 콘텐츠 전송이 가능한 고성능의 VPN을 구성하는 모델을 제안한다.

비정상침투에 의한 증축제체의 침투거동과 안정성 (The Seepage Behaviour and Stability of Extension Embankment by Unsteady State Seepage)

  • 신방웅;배우석;이종규;강종범
    • 한국지반환경공학회 논문집
    • /
    • 제2권1호
    • /
    • pp.57-65
    • /
    • 2001
  • 본 연구에서는 증축하천제방의 침투거동과 안정성을 평가하기 위하여, 증축부의 투수계수와 홍수시 강우로 인한 수위상승속도를 3가지 경우로 변화시켜 가면서 평행흐름조건에서 침투모형실험과 유한요소해석을 통한 침윤선 변화와 홍수직후의 수위급상승시 제체사면의 안정성을 분석하여 제체침식에 대한 사면의 불안정성을 검토하였다. 침투모형실험은 평행흐름조건에서 서로 다른 증축재료의 투수계수 $k_1$, $k_2$, $k_3$와 홍수시 발생 가능한 수위상승속도 $v_1$, $v_2$, $v_3$를 각각 변화시키며 수행되었다. 증축체제의 침투거동은 증축부의 투수계수가 클수록 초기 침투거리가 길고, 제체하류사면에 유출점이 점차로 상승하며 시간에 따른 안전율이 감소하면서 국부적인 붕괴로 이어지는 불안정한 침투거동을 보여준다. 또한, 제체사면의 붕괴양상은 수위상승속도가 증가할수록 붕괴발생높이와 붕괴깊이가 증가함을 보여준다.

  • PDF

클러스터 VOD 서버의 부분적 장애에서 QoS 보장 (QoS Guarantee in Partial Failure of Clustered VOD Server)

  • 이좌형;정인범
    • 정보처리학회논문지C
    • /
    • 제16C권3호
    • /
    • pp.363-372
    • /
    • 2009
  • 대용량 VOD 서비스를 위한 서버로 높은 성능과 낮은 가격의 클러스터 서버가 주목받고 있다. 일반적으로 클러스터 서버는 하나의 front-end 노드와 여러 back-end 노드로 구성된다. back-end 노드 수를 증가시키면 더 많은 클라이언트들에게 QoS를 보장하는 스트리밍 서비스를 할 수 있지만, back-end 노드의 오류 가능성도 이와 비례하여 증가한다. 서버의 장애는 모든 스트리밍 서비스를 중단시킬 뿐 아니라 현재 재생 위치 정보도 잃어버린다. 본 논문에서는 back-end 노드가 오류 상태가 될 때, 끊이지 않는 스트리밍 서비스를 지원하기 위한 복구 방법을 제안한다. 실제 VOD 서비스 환경을 위해, 일반 PC로 구성된 클러스터 기반의 VOD 서버를 구현하였으며, MPEG 영화를 위한 병렬 처리 기법을 사용하였다. 구현된 VOD 서버에 패리티 연산을 이용한 비디오 블록 복구 방법을 설계하였다. 하지만, 클러스터 기반의 VOD 서버 구조를 고려하지 않으면 복구를 위한 내부 네트워크 성능의 병목현상과 back-end 노드들의 비효율적인 CPU 사용을 야기시킨다. 본 논문에서는 이러한 문제를 해결하기 위해, 파이프라인 개념을 이용한 새로운 장애 복구 방법을 제안한다.

4병렬 팬케이크 권선을 사용한 1 MVA 단상 고온초전도 변압기의 설계 및 제작 (Design and Fabricate a 1 MVA Single Phase HTS Transformer with Four Parallel Pancake Windings)

  • 김우석;김성훈;이상진;최경달;주형길;홍계원;한진호;한송엽;송회석;박정호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 하계학술대회 논문집 B
    • /
    • pp.723-725
    • /
    • 2003
  • The result of design and Partial fabrication of a 1 MVA single phase high temperature superconducting(HTS) transformer for power distributions are presented in this paper. The HTS windings are wound as double pancake windings which have advantages of uniform distribution of high voltage over the windings. the rated primary and secondary voltages are 22.9 kV and 6.6 kV respectively. Four HTS tapes are wound in parallel for secondary windings considering the rated currents of the transformer. The HTS windings will be cooled down to 65 K by natural convection of sub-cooled liquid nitrogen using a single-staged GM-cryocooler in order to make the stability of the HTS windings better. The iron core is designed as shell type and isolated from the liquid nitrogen by an FRP cryostat which have a room temperature bore. After the complete fabrication of the total HTS transformer system, performance test of the transformer will be carried out.

  • PDF

비정질 실리콘 박막에서 결정상 실리콘의 입자성장에 관한 고분해능 투과전자현미경에 의한 연구 (A High-Resolution Transmission Electron Microscopy Study of the Grain Growth of the Crystalline Silicon in Amorphous Silicon Thin Films)

  • 김진혁;이정용;남기수
    • 전자공학회논문지A
    • /
    • 제31A권7호
    • /
    • pp.85-94
    • /
    • 1994
  • A high-resolution transmission electron microscopy study of the solid phase crystallization of the amorphous silicon thin films, deposited on SiOS12T at 52$0^{\circ}C$ by low pressure chemical vapor deposition and annealed at 55$0^{\circ}C$ in a dry N$_{2}$ ambient was carried out so that the arrangement of atoms in the crystalline silicon and at the amorphous/crystalline interface of the growing grains could be understood on an atomic level. Results show that circular crystalline silicon nuclei have formed and then the grains grow to an elliptical or dendritic shape. In the interior of all the grains many twins whose{111} coherent boundaries are parallel to the long axes of the grains are observed. From this result, it is concluded that the twins enhance the preferential grain growth in the <112> direction along {111} twin planes. In addition to the twins. many defect such as intrinsic stacking faults, extrinsic stacking faults, and Shockley partial dislocations, which can be formed by the errors in the stacking sequence or by the dissociation of the perfect dislocation are found in the silicon grain. But neither frank partial dislocations which can be formed by the condensation of excess silicon atoms or vacancies and can form stacking fault nor perfect dislocations which can be formed by the plastic deformation are observed. So it is concluded that most defects in the silicon grain are formed by the errors in the stacking sequence during the crystallization process of the amorphous silicon thin films.

  • PDF

가변길이 다중비트 코딩을 이용한 DCT/IDCT의 설계 (Variable Radix-Two Multibit Coding and Its VLSI Implementation of DCT/IDCT)

  • 김대원;최준림
    • 대한전자공학회논문지SD
    • /
    • 제39권12호
    • /
    • pp.1062-1070
    • /
    • 2002
  • 본 논문은 가변길이 다중비트 코딩 알고리듬을 제안하고 DCT/IDCT(이산여현변환/역이산여현변환)설계에의 적용 과정을 제시한다 가변길이 다중 비트 코딩은 일반적인 Booth's알고리듬과 같이 중첩에 의한 다중비트 코딩을 가변적인 방법을 사용하여 그 중 2의 멱승이 되는 부분 즉 2k의 SD(Signed Digit)을 생성하는 방법이다. 이렇게 발생된 SD는 곱셈에 있어서 2k의 부분적(Partial Product)을 생성하게 되고 이로 인해 필요한 하드웨어는 단순한 덧셈기와 쉬프트 연산에 필요한 플립플롭만 필요하게 되므로 설계과정에 있어서 칩의 면적과 속도 면에서 효율적인 방법이다. 본 논문에서는 이 알고리듬의 정의 및 증명과정과 실제 알고리듬 적용을 위한 DCT/IDCT의 설계방법을 논의하고 제작한 IDCT의 결과에 대해 논의한다. 설계된 IDCT칩은 병렬 고속 처리를 위한 8개의 PE(Processing Element)와 하나의 전치 메모리를 사용한 방법으로 54MHz에서 400Mpixels/sec의 동작속도를 가지며 HDTV 및 MPEG 디코더에 적용하여 동작을 검증하였다.

가상 심장 시뮬레이션에서 CPU와 GPU 병렬처리의 계산 성능 비교 (Computing Performance Comparison of CPU and GPU Parallelization for Virtual Heart Simulation)

  • 김상희;정다운;;임기무
    • 대한의용생체공학회:의공학회지
    • /
    • 제41권3호
    • /
    • pp.128-137
    • /
    • 2020
  • Cardiac electrophysiology studies often use simulation to predict how cardiac will behave under various conditions. To observe the cardiac tissue movement, it needs to use the high--resolution heart mesh with a sophisticated and large number of nodes. The higher resolution mesh is, the more computation time is needed. To improve computation speed and performance, parallel processing using multi-core processes and network computing resources is performed. In this study, we compared the computational speeds of CPU parallelization and GPU parallelization in virtual heart simulation for efficiently calculating a series of ordinary differential equations (ODE) and partial differential equations (PDE) and determined the optimal CPU and GPU parallelization architecture. We used 2D tissue model and 3D ventricular model to compared the computation performance. Then, we measured the time required to the calculation of ODEs and PDEs, respectively. In conclusion, for the most efficient computation, using GPU parallelization rather than CPU parallelization can improve performance by 4.3 times and 2.3 times in calculations of ODEs and PDE, respectively. In CPU parallelization, it is best to use the number of processors just before the communication cost between each processor is incurred.

분무 열분해 CVD법으로 이동 중인 LaAlO_3(100) 단결정 위에 증착시킨 YBCO 박막의 특성 (Deposition of YBCO Films on Moving Substrate by a Spray Pyrolysis method)

  • 김재근;홍석관;김호진;유석구;조한우;안지현;주진호;이희균;홍계원
    • Progress in Superconductivity
    • /
    • 제8권1호
    • /
    • pp.93-97
    • /
    • 2006
  • YBCO films were deposited on a moving substrate by a spray pyrolysis method using nitrate aqueous solution as precursors. Deposition was made on $LaAlO_3$(100) single crystal substrate by spraying precursor droplets generated by a concentric nozzle. The cation ratio of precursor solution was Y:Ba:Cu=1:2.65:4.5. The distance between nozzle and substrate was 15 cm. Substrate was transported with a speed ranging from 0.23 cm/min to 0.5 cm/min. Films were deposited at the pressure ranging from 10 Torr to 20 Torr and the deposition temperature was ranged from $740^{\circ}C\;to\;790^{\circ}C$. Oxygen partial pressure was controlled between 1 Tow and S Torr. Superconducting YBCO films were obtained from $740^{\circ}C\;to\;790^{\circ}C$ with an oxygen partial pressure of 3 Torr. Scanning electron microscope(SEM) and X-ray diffraction(XRD) observation revealed that films are smooth and highly texture with(001) plans parallel to substrate plane. Highest Jc was 0.72 $MA/cm^2$ at 77K and self-field for the film with a thickness of 0.15 m prepared at a substrate temperature of $740^{\circ}C$ and $PO_2$=3 Torr.

  • PDF

공급사슬 네트워크 설계를 위한 협력적 공진화 알고리즘에서 집단들간 상호작용방식에 관한 연구 (A Study on Interaction Modes among Populations in Cooperative Coevolutionary Algorithm for Supply Chain Network Design)

  • 한용호
    • 경영과학
    • /
    • 제31권3호
    • /
    • pp.113-130
    • /
    • 2014
  • Cooperative coevolutionary algorithm (CCEA) has proven to be a very powerful means of solving optimization problems through problem decomposition. CCEA implies the use of several populations, each population having the aim of finding a partial solution for a component of the considered problem. Populations evolve separately and they interact only when individuals are evaluated. Interactions are made to obtain complete solutions by combining partial solutions, or collaborators, from each of the populations. In this respect, we can think of various interaction modes. The goal of this research is to develop a CCEA for a supply chain network design (SCND) problem and identify which interaction mode gives the best performance for this problem. We present general design principle of CCEA for the SCND problem, which require several co-evolving populations. We classify these populations into two groups and classify the collaborator selection scheme into two types, the random-based one and the best fitness-based one. By combining both two groups of population and two types of collaborator selection schemes, we consider four possible interaction modes. We also consider two modes of updating populations, the sequential mode and the parallel mode. Therefore, by combining both four possible interaction modes and two modes of updating populations, we investigate seven possible solution algorithms. Experiments for each of these solution algorithms are conducted on a few test problems. The results show that the mode of the best fitness-based collaborator applied to both groups of populations combined with the sequential update mode outperforms the other modes for all the test problems.