• 전기학회논문지
• /
• 제67권12호
• /
• pp.1602-1610
• /
• 2018

Induction heating can convert electrical energy to thermal energy with high conversion efficiency and quick heating. Currently, a current source rectifier/inverter-fed parallel resonant circuit is widely used as an induction heating power supply for forging applications. However, the conventional induction heating power supplies composed of phase-controlled rectifier and SCR inverter have low efficiency and low power factor at input side, and require additional starting circuitry. So this paper proposes new induction heating power supply topologies for forging applications which have high power factor, high efficiency, and large output power. It also suggests detailed design guideline.

• 반도체디스플레이기술학회지
• /
• 제20권2호
• /
• pp.29-33
• /
• 2021

A 5.8-GHz 1W wireless power transmission system was used for charging a smart phone. The voltage of one RF power receiver with antenna was not enough for charging. Several power receivers for charging a smart phone was connected serially. The voltage of several RF power receivers are highly enough for charging a smart phone within 50cm. However, the lack of current from small capacitances of RF-DC converters is not suitable for charging smart phone. It means very long charging time. In this paper, the voltage multiplier circuits for RF-DC converters were analyzed to increase the current and voltage at the same time to reduce the charging time in smartphone RF wireless charging. Through the analysis of multiplier circuits, the 7-stage parallel multiplier circuit with voltage-doubler units are suitable for charging the smartphone, which supplies 5V and 700mA at 3V@5.8GHz.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2001년도 ICCAS
• /
• pp.105.3-105
• /
• 2001

In this paper, a current mode two-input maximum (Max) and minimum (Min) operations scheme, which is a useful building block for analog fuzzy inference systems, is presented. The Max and Min operations are incorporated in the same scheme with parallel processing. The proposed scheme comprises a MOS class AB/B configuration and current mirrors. Its simple structure can provide a high efficiency. The performance of the scheme exhibits a very sharp transfer characteristic and high accuracy. The proposed scheme achieves a high-speed operation and is suitable for real-time systems. The simulation results verifying the performances of the scheme are agreed with the expected values.

• 대한임베디드공학회논문지
• /
• 제18권1호
• /
• pp.9-17
• /
• 2023

This paper relates to the development of a device for measuring the efficiency of a solar panel based on a variable constant current, and proposed a standard for reuse of the solar panel. By applying a variable constant current circuit to a solar panel efficiency measuring device, it was easy to apply a maximum power point tracking (MPPT) algorithm. In addition, a load dispersion method was applied to measure the efficiency of a high-capacity solar panel. and it is possible to solve a problematic thermal runaway during a MOSFET parallel operation by applying the load dispersion method. As a result of the experiment, the solar panel efficiency measuring device was able to accommodate a large solar panel of 350W, which is the maximum measurement goal. In this paper, the validity was confirmed through the 310W solar panel efficiency measurement experiment collected after removal.

• 디지털산업정보학회논문지
• /
• 제18권1호
• /
• pp.1-9
• /
• 2022

Galois field arithmetic is important in error correcting codes and public-key cryptography schemes. Hardware realization of these schemes requires an efficient implementation of Galois field arithmetic operations. Multiplication is the main finite field operation and designing efficient multiplier can clearly affect the performance of compute-intensive applications. Diverse algorithms and hardware architectures are presented in the literature for hardware realization of Galois field multiplication to acquire a reduction in time and area. This paper presents a low complexity semi-systolic multiplier to facilitate parallel processing by partitioning Montgomery modular multiplication (MMM) into two independent and identical units and two-level systolic computation scheme. Analytical results indicate that the proposed multiplier achieves lower area-time (AT) complexity compared to related multipliers. Moreover, the proposed method has regularity, concurrency, and modularity, and thus is well suited for VLSI implementation. It can be applied as a core circuit for multiplication and division/exponentiation.

• 반도체디스플레이기술학회지
• /
• 제22권3호
• /
• pp.67-72
• /
• 2023

In this paper, a dye-sensitized solar cell (DSSC), one of the representative third-generation solar cells with eco-friendly materials and processes compared to other solar cells, was modeled using MATLAB/Simulink. The simulation was conducted by designating values of series resistance, parallel resistance, light absorption coefficient, and thin film electrode thickness, which are directly related to the efficiency of dye-sensitized solar cells, as arbitrary experimental values. In order to analyze the performance of dye-sensitized solar cells, the optimal value among each parameter experimental value related to efficiency was found using formulas for fill factor (FF) and conversion efficiency.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.22-30
• /
• 2011

본 논문에서는 CMMB (China Mobile Multimedia Broadcasting) 표준의 LDPC(Low Density Parity Check) 부호 복호기를 효과적으로 구현하는 방법을 제안한다. 본 논문은 AGU(Address Generation Unit)와 Index 행렬을 이용하여 효율적으로 주소 값을 생성함으로써, 메모리 사용량을 줄이고 복잡도를 감소시켰다. 또한 LDPC 부호 복호기의 throughput을 향상시키기 위해 한 클럭에 여러 메시지를 전달하는 부분 병렬 구조를 사용하였고, 하나의 주소를 사용하여 병렬적으로 동작이 가능하도록 노드 그룹핑을 진행하였다. 제안하는 LDPC 부호 복호기는 Verilog HDL로 구현하였으며, Synopsys사의 Design Compiler를 이용하여 Chartered $0.18{\mu}m$ CMOS cell library 공정으로 합성하였다. 제안된 복호기는 455K(in NAND2)의 크기를 가지며, 185MHz의 클럭에서 1/2 부호는 14.32 Mbps의 throughput을 갖고, 3/4 부호는 26.97Mbps의 throughput을 갖는다. 또한 기존의 CMMB용 LDPC의 메모리와 비교하여 0.39% 의 메모리만 사용된다.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.17-26
• /
• 2006

DVD용 아날로그 read channel에 사용되는 PR (1 2 2 1) 신호용 아날로그 비터비 디코더를 순환형 아날로그 병렬회로망 구조를 이용하여 설계하였다. 고 밀도의 마그네틱 기록매체나 DVD등은 인접 신호들의 영향을 많이 받게 되므로, 상호 간섭된 심볼 코드를 일정한 규칙에 따라 생성시켜 코딩하며, 재생 시에는 코딩 규칙의 부합도에 따라 디코딩하여 재생오류를 최소화 시키는 기술이 PRML이다. 이 PRML기술은 주로 디지털 기술로 구현하여 사용되고 있으나, 보다 고속 저 전력화 필요가 증대하여 최근 아날로그 기술로 구현하는 방법이 활발하게 연구되고 있다. 본 연구는 DVD read channel의 아날로그 PRML 구현에 관한 연구로서 PRML의 고속화에 가장 어려운 부분인 비터비 디코더 부분을 순환형 아날로그 병렬 회로망 구조를 이용하여 설계하였다. 설계한 PRML용 비터비 디코더는 PR (1 2 2 1) type으로 기존의 디지털 비터비 디코더 속도의 3배, 전력소모의 1/3인 성능을 보였다.

• 전기전자학회논문지
• /
• 제16권3호
• /
• pp.217-223
• /
• 2012

본 논문은 트리거 시간을 조절하여 펄스 성형이 가능한 150 MW 펄스 파워 시스템의 설계와 동작특성을 알아보았다. 이 시스템은 2개의 커패시터 뱅크 모듈로 구성되어 있고, 각 커패시터 뱅크 모듈은 병렬로 연결되어 있다. 그리고 커패시터 뱅크 모듈은 메인스위치, 커패시터, 에너지 덤프회로, 크로바 회로, 펄스 성형 인덕터로 구성되어 있다. 또한 이 시스템의 모듈 선택과 트리거 시간은 트리거 제어부에서 조정된다. Pspice 시뮬레이션은 실험회로의 결과를 예측하고, 시스템의 구성품의 파라미터를 결정하기 위한 것으로 사용하였다. 실험 결과, 시뮬레이션은 실험결과와 잘 일치하였다. 출력 전류의 펄스폭은 커패시터 뱅크 모듈에서의 순간적 점화 시간 제어로 300~650 us의 펄스폭이 형성되었다. 그리고 최대 전류값은 2개의 커패시터 뱅크 모듈이 동시에 트리거 되었을 때 약 40 kA 정도이다. 이 150 MW 펄스 파워 시스템은 파암 전원, Rail Gun, Coil Gun, 나노분말 제조, HPM 등과 같은 대전류 펄스 파워 시스템에 적용할 수 있다.

• Journal of Astronomy and Space Sciences
• /
• 제24권4호
• /
• pp.349-366
• /
• 2007

천체관측용 고효율 CCD 카메라 시스템과 제어소프트웨어의 독자개발의 시도로 KODAK사의 KAF-0401E($768\;{\times}\;512$), KAF-1602E($1536\;{\times}\;1024$), KAF-3200E($2184\;{\times}\;1472$) 등 세 종류의 CCD를 바꾸어 가며 장착할 수 있는 범용 CCD 카메라 시스템을 개발하였다. 기본적인 자료 입출력과 제어는 병렬 포트뿐만 아니라 입출력 속도가 상대적으로 바른 USB 포트로도 가능하도록 만들었다. ${\pm}18V$를 전원공급기로부터 공급받아 ${\pm}15V$와 +5V로 정류시켜서 시스템의 전원으로 사용하고 열전냉각소자 및 셔터는 ${\pm}12V$와 +5V로 동작되도록 하였다. 개발된 CCD 카메라는 전자회로기판을 2단으로 구성해서 공간 효율을 높였고, 전자회로의 구성은 컴퓨터에서 만들어진 클락 신호를 입력받아 CCD 동작을 위한 신호패턴을 만들어 주는 부분, CCD로부터 받은 신호를 증폭해서 디지털 신호로 바꿔주는 부분, 이 신호를 4비트씩 나누어서 병렬 포트에 전달하는 CCD 제어 부분과, 온도 센서의 신호를 디지털 신호로 바꾸어서 컴퓨터로 전달하는 온도제어 부분으로 이루어져 있다. 최대 냉각능력은 상온대비 ${\Delta}33^{\circ}C$이고, 이 온도 범위에서 약 $0.4^{\circ}C$의 정밀도로 제어 할 수 있다. 제작된 CCD 카메라 시스템의 읽기잡음은 $6e^-$이고, 이득은 $5e^-/ADU$이다. 모두 10대의 카메라가 만들어졌으며, CCD 카메라들은 작동시험에서 모두 만족한 결과를 얻었다.