• 월간포장계
• /
• 통권310호
• /
• pp.71-75
• /
• 2019

국내 최고의 브랜드와 상품 패키지디자인을 선정해 시상하는 '제24회 베스트브랜드 & 패키지디자인어워즈(The 24th Best Brand & Package Design Awards)' 시상식이 지난해 12월21일 서울사이버대학교에서 개최됐다. (사)한국상품문화디자인학회(회장 김윤배)와 한국경제신문사의 공동주최로 진행된 이날 시상식에서는 교과서부터 스마트러닝까지 교육의 미래를 선도하고자 하는 천재교육의 우등생(해법시리즈)이 베스트브랜드&패키지 종합대상을 수상했다. 베스트브랜드&패키지디자인어워즈는 브랜드와 패키지 디자인에 관한 연구와 학술활동을 지속해온 한국상품문화디자인학회에서 기업들의 상품개발 의욕과 디자인 역량 강화를 위해 1995년부터 수행해온 행사이다. 다음에 '제24회 베스트브랜드&패키지디자인어워즈' 수상작을 살펴보도록 한다.

• 월간포장계
• /
• 통권334호
• /
• pp.72-76
• /
• 2021

국내 최고의 브랜드와 상품 패키지디자인을 선정하는 '제26회 2020 베스트 브랜드& 패키지 디자인 어워즈(The 26th Best Brand & Package Design Awards)' 수상작이 지난 1월 8일 발표되었다. (사)한국상품문화디자인학회(회장 이해만)와 한국경제신문사가 공동주최한 이번 어워즈에서는 충북낙농업협동조합의 '달그린치즈'가 베스트브랜드 & 패키지디자인 종합대상을 수상했다. 베스트 브랜드 & 패키지 디자인 어워즈는 브랜드와 패키지 디자인에 관한 연구와 학술활동을 지속해온 한국상품문화디자인학회에서 기업들의 상품개발 의욕과 디자인 역량 강화를 위해 1995년부터 진행하고 있다. 다음에 '제26회 베스트브랜드&패키지디자인어워즈' 수상작을 살펴보도록 한다.

• 대한기계학회논문집A
• /
• 제29권9호
• /
• pp.1209-1216
• /
• 2005

Three methods for design sensitivity such as numerical differentiation, analytical method and semi-analytical method have been developed for the last three decades. Although analytical design sensitivity analysis is exact, it is hard to implement for practical design problems. Therefore, numerical method such as finite difference method is widely used to simply obtain the design sensitivity in most cases. The numerical differentiation is sufficiently accurate and reliable for most linear problems. However, it turns out that the numerical differentiation is inefficient and inaccurate because its computational cost depends on the number of design variables and large numerical errors can be included especially in nonlinear design sensitivity analysis. Thus semi-analytical method is more suitable for complicated design problems. Moreover semi-analytical method is easy to be performed in design procedure, which can be coupled with an analysis solver such as commercial finite element package. In this paper, implementation procedure for the semi-analytical design sensitivity analysis outside of the commercial finite element package is studied and computational technique is proposed, which evaluates the pseudo-load for design sensitivity analysis easily by using the design variation of corresponding internal nodal forces. Errors in semi-analytical design sensitivity analysis are examined and numerical examples are illustrated to confirm the reduction of numerical error considerably.

• 한국디자인학회:학술대회논문집
• /
• 한국디자인학회 2004년도 추계 학술발표대회 논문집
• /
• pp.86-87
• /
• 2004

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2006년도 SMT/PCB 기술세미나
• /
• pp.139-151
• /
• 2006

[ $\bullet$ ] 3D is proliferating in all package types $\bullet$ Thin packages challenge all assembly technologies $\bullet$ Package assembly and test are closely coupled and design for testability is imperative to success

• Communications for Statistical Applications and Methods
• /
• 제6권3호
• /
• pp.861-870
• /
• 1999

An HMM statistical package with graphic user interface is constructed with C++ classes for HMM operations. An isolated word speech recognition experiment is conducted with nine English words.

• 대한전자공학회논문지
• /
• 제20권2호
• /
• pp.7-15
• /
• 1983

근년, 반도체 기술의 급격한 진보에 따라 고기능 논리회로의 VLSI화가 가능하게 되었다. 이에 따라 수치 처리의 고원화, 광대역 화상처리등을 위한 고기능 회로들의 전용 VLSI 칩의 설계가 연구되고 있으며, 여러 종류의 소프트웨어 패키지의 VLSI화가 가능하게 되었다. 본 논문에서는 계산기의 회귀분석용 범용 소프트웨어 패키지(BMD)를 하드웨어화하는 설계 수법을 제안하였다. 이것은 종래의 통계 처리를 소프트웨어에만 의존하기 때문에 처리 속도가 저하되는 것을 하드웨어화함으로써 개선하였다. 설계 알고리즘은 통계 수첩의 계산 특징을 살려 본 시스템을 구성한다. 그 결과 하드웨어화에 의하여 소프트웨어 패키지의 복잡성이 제거되고, 고속 처리함으로써 확률을 향상시켰다.

• 반도체디스플레이기술학회지
• /
• 제21권4호
• /
• pp.45-49
• /
• 2022

Through Silicon Via (TSV) is a technology that interconnects chips through silicon vias. TSV technology can achieve shorter distance compared to wire bonding technology with excellent electrical characteristics. Due to this characteristic, it is currently being used in many fields that needs faster communication speed such as memory field. However, there is performance degradation issue on TSV technology due to the parasitic capacitance. To deal with this problem, in this study, the parasitic capacitance with TSV design factors is analyzed using commercial tool. TSV design factors were set in three categories: size, aspect ratio, pitch. Each factor was set by dividing the range with TSV used for memory and package. Ansys electronics desktop 2021 R2.2 Q3D was used for the simulation to acquire parasitic capacitance data. DOE analysis was performed based on the reaction surface method. As a result of the simulation, the most affected factors by the parasitic capacitance appeared in the order of size, pitch and aspect ratio. In the case of memory, each element interacted, and in the case of package, it was confirmed that size * pitch and size * aspect ratio interact, but pitch * aspect ratio does not interact.

• 월간포장계
• /
• 통권191호
• /
• pp.74-77
• /
• 2009

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2001년도 3rd Korea-Japan Advanced Semiconductor Packaging Technology Seminar
• /
• pp.71-85
• /
• 2001