• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2008년도 International Meeting on Information Display
• /
• pp.645-647
• /
• 2008

In this paper, we analyzed interface trap density between pentacene and PVP and SiO2 gate dielectric by using high-low C-V characteristics. The interface trap density was $10^{13}\;cm^{-2}eV^{-1}$.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1313-1314
• /
• 2007

This paper presents organic thin-film transistors (OTFTs) with poly(3-hexylthiophene)(P3HT) semiconductor and several polymeric dielectric materials of poly(vinyl phenol)(PVP), poly(vinyl alcohol)(PVA), and polyimide(PI) by using soluble process. The fabricated OTFT's have inverted staggered structure using transmission line method(TLM) pattern. In order to evaluate the electrical characteristics of the OTFT, capacitance-voltage(C-V) and current-voltage(I-V) were measured. C-V graphs were measured at several frequencies of 100 Hz, 1 kHz, and 1 MHz and ID-VDS graphs according to $V_{GS}$. The current on/off ratio and threshold voltage with each of PVP, PVA, and PI based OTFTs were measured to $10^3$, and -0.36, -0.41, and -0.62 V. Also, the calculated mobility with each of PVP, PVA, and PI was 0.097, 0.095, and 0.028 $cm^{2}V^{-1}s^{-1}$, respectively. In the cases of PVP and PVA, the hole mobility of P3HT was in excellent agreement with the published value of 0.1 $cm^{2}V^{-1}s^{-1}$.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.289.1-289.1
• /
• 2014

In this study, we made a organic thin film device in MIS(Metal-Insulator-Semiconductor) structure by using PVP (Poly vinyl phenol) as a insulating layer, and CdSe/ZnS nano particles which have a core/shell structure inside. We dissolved PVP and PMF in PGMEA, organic solvent, then formed a thin film through a spin coating. After that, it was cross-linked by annealing for 1 hour in a vacuum oven at $185^{\circ}C$. We operated FTIR measurement to check this, and discovered the amount of absorption reduced in the wave-length region near 3400 cm-1, so could observe decrease of -OH. Boonton7200 was used to measure a C-V relationship to confirm a properties of the nano particles, and as a result, the width of the memory window increased when device including nano particles. Additionally, we used HP4145B in order to make sure the electrical characteristics of the organic thin film device and analyzed a conduction mechanism of the device by measuring I-V relationship. When the voltage was low, FNT occurred chiefly, but as the voltage increased, Schottky Emission occurred mainly. We synthesized CdSe/ZnS and to confirm this, took a picture of Si substrate including nano particles with SEM. Spherical quantum dots were properly made. Due to this study, we realized there is high possibility of application of next generation memory device using organic thin film device and nano particles, and we expect more researches about this issue would be done.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권2호
• /
• pp.1220-1224
• /
• 2007

The effects of plasma damages to the organic thin film transistor (OTFT) during the fabrication process are investigated; metal deposition process on the organic gate insulator by plasma sputtering mainly generates the process induced damages of bottom contact structured OTFTs. For this study, various deposition methods (thermal evaporation, plasma sputtering, and neutral beam based sputtering) and metals (gold and Indium-Tin Oxide) have been tested for their damage effects onto the Poly 4-vinylphenol(PVP) layer surface as an organic gate insulator. The surface damages are estimated by measuring surface energies and grain shapes of organic semiconductor on the gate insulator. Unlike thermal evaporation and neutral beam based sputtering, conventional plasma sputtering process induces serious damages onto the organic surface as increasing surface energy, decreasing grain sizes, and degrading TFT performance.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.889-892
• /
• 2004

We developed a high performance bottom contact, organic thin-film transistor (OTFT) array on plastic using a self-organized process. The effect of OTS treatment on the PVP gate insulator for the performance of OTFT on plastic has been studied The OTFT without OTS exhibited a field-effect mobility of 0.1 $cm^2$/Vs on/off current ratio of > $10^7$. On the other hand, OTFT with OTS, exhibited a field-effect mobility of 1.3 $cm^2$/Vs and on/off current ratio of>$10^8$.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2008년도 추계학술대회 초록집
• /
• pp.73-73
• /
• 2008

LCD, OLED 등의 평판디스플레이와 RFID tag, smart card 등의 구동 소자 등 넓은 산업 분야에 적용하기 위하여 PVP 유기물과 병합된 ZnO 산화물을 이용하여 차세대 박막트랜지스터의 제작 공정과 전기적 특성을 조사하였다. 또한 제작된 박막트랜지스터의 전기적 특성을 향상시키기 위하여 유, 무기 박막의 특성을 분석하고, $O_2$ plasma 처리를 통하여 유-무기 박막간 계면 접합력 및 계면 효과의 변화특성이 OITFT 특성에 미치는 영향을 조사하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.77-78
• /
• 2006

최근 flexible OLED의 구동에 사용하기 위한 유기박막트랜지스터(Organic Thin Film Transistor, OTFT)의 연구에서는 용매에 용해되어 spin coating이 가능한 재료의 개발에 관심을 두고 있다. 현재 pentacene으로는 아직 spin coating으로 제작할 수 있는 상용화된 제품이 없고 spin coating이 가능한 활성층 물질(active material)로 P3HT가 쓰이고 있다. 본 연구에서는 용해 가능한 P3HT 활성층 물질과 여러 종류의 용해 가능한 게이트 절연물(gate insulator, Gl)을 사용하여 안정된 소자를 구현할 수 있는 공정을 개발하는 목적으로 metal-insulator-semironductor(MIS) 소자를 제작하여 C-V 특성을 측정하고 분석하였다. 먼저 7mm${\times}$7mm 크기의 pyrex glass 시편 위에 바닥 전극으로 $1600{\AA}$ Au을 증착하고 spin coating 방식을 이용하여 PVP, PVA, PVK, BCB, Pl의 5종류의 게이트 절연층을 각각 형성하였고 그 위에 같은 방법으로 P3HT를 코팅하였다. P3HT 코팅 시 bake 공정의 유무와 spin rpm의 변화에 따른 P3HT의 두께를 측정하였다. Gl의 종류별로 주파수에 따른 capatltancc를 측정하여 비교, 분석하였다. C-V 측정 결과 PVP, PVA, PVK, BCB, Pl의 단위 면적당 capacitance 값은 각각 1.06, 2.73, 2.94, 3.43, $2.78nF/cm^2$로 측정되었다. Threshold voltage, $V_{th}$는 각각 -0.4, -0.7, -1.6, -0.1, -0.2V를 나타냈다. 주파수에 따른 capacitance 변화율을 측정한 결과 Gl 물질 모두 주파수가 높을수록 capacitance가 점점 감소하는 경향을 보였으나 1${\sim}$2nF 이내의 범위에서 작은 변화율만 나타냈다. P3HT의 두께와 bake 온도를 변화시켜 C-V 값을 측정한 결과 차이는 없었다. FE-SEM으로 관찰한 결과에서도 두께나 온도에 따른 P3HT의 표면 morphology 차이를 확인할 수 없었다. 본 연구에서 PVK와 P3HT의 조합이 수율(yield)면에서 가장 안정적이면서 $3.43\;nF/cm^2$의 가장 높은 capacitance 값을 나타내고 $V_{th}$ 값 또한 -1.6V로 가장 낮은 값을 보였다.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.13-18
• /
• 2005

본 논문에서는 Poly-ethylene-terephthalate (PET) 기판 위에 Organic Thin Film Transistor (OTFT)와 Organic Light Emitting Diode (OLED)를 직렬 연결시킨 픽셀과 64 x 64 픽셀로 구성된 어레이를 제작하여 동작을 시연하였다. OTFT는 PET 기판과의 호환성을 고려하여 Poly 4-vinylphenol을 게이트 절연체로, 펜타센을 활성층으로 사용하여 제작되었다. 개별 소자 수준에서는 이동도가 $1.0\;cm^2/V{\cdot}sec$로 나타났으나, 어레이에서는 $0.1\~0.2\;cm^2/V{\cdot}sec$로 약 10배 정도 감소하였다. 어레이의 동작을 분석하였고 OTFT의 OLED에 대한 전류구동능력을 확인하였다.

• 한국재료학회지
• /
• 제21권2호
• /
• pp.115-119
• /
• 2011

Si Nanowire (NW) field effect transistors (FETs) were fabricated on hard Si and flexible polyimide (PI) substrates, and their electrical characteristics were compared. Si NWs used as channels were synthesized by electroless etching method at low temperature, and these NWs were refined using a centrifugation method to get the NWs to have an optimal diameter and length for FETs. The gate insulator was poly(4-vinylphenol) (PVP), prepared using a spin-coating method on the PI substrate. Gold was used as electrodes whose gap was 8 ${\mu}m$. These gold electrodes were deposited using a thermal evaporator. Current-voltage (I-V) characteristics of the device were measured using a semiconductor analyzer, HP-4145B. The electrical properties of the device were characterized through hole mobility, $I_{on}/I_{off}$ ratio and threshold voltage. The results showed that the electrical properties of the TFTs on PVP were similar to those of TFTs on $SiO_2$. The bending durability of SiNWs TFTs on PI substrate was also studied with increasing bending times. The results showed that the electrical properties were maintained until the sample was folded about 500 times. But, after more than 1000 bending tests, drain current showed a rapid decrease due to the defects caused by the roughness of the surface of the Si NWs and mismatches of the Si NWs with electrodes.

• 대한전자공학회논문지SD
• /
• 제45권7호
• /
• pp.1-8
• /
• 2008

본 논문에서는 플라스틱 기판에 OTFT를 스위칭 소자로 사용하여 유연한 EPD 패널을 제작하였다. OTFT의 채널 폭과 길이의 비(W/L)는 EPD의 응답속도를 고려하여 15이상으로 설계를 하였다. 게이트전극은 Al, 절연층은 cross-linked PVP, 반도체층은 펜타센, 중간층은 PVA/Acryl를 사용하였다. 플라스틱 기판은 보호층 처리를 통하여 열처리 공정 시 발생하는 입자를 제거하였고, 거친 표면을 평탄화하였다. 반도체층의 크기는 게이트 전극 보다 작도록 제한하여 누설전류를 줄일 수 있었다. EPD-상판과 OTFT-하판 사이에 픽셀전극을 삽입하고 또한 OTFT-하판을 보호하기 위하여 PVA/Acryl로 구성된 중간층을 상빙하였다. 완성된 OTFT-하판에서 OTFT의 이동도는 $0.21cm^2/V.s$, 전류점멸비(Ion/Ioff)는 $10^5$ 이상의 성능을 보였다.