• Journal of Information Display
• /
• v.12 no.1
• /
• pp.47-50
• /
• 2011

Highly stable amorphous indium.gallium.zinc-oxide (a-IGZO) thin-film transistors (TFTs) were fabricated with an etchstopper and via-hole structure. The TFTs exhibited 40 $cm^2$/V s field-effect mobility and a 0.21 V/dec gate voltage swing. Gate-bias stress induced a negligible threshold voltage shift (${\Delta}V_{th}$) at room temperature. The excellent stability is attribute to the via-hole and etch-stopper structure, in which, the source/drain metal contacts the active a-IGZO layer through two via holes (one on each side), resulting in minimized damage to the a-IGZO layer during the plasma etching of the source/drain metal. The comparison of the effects of the DC and AC stress on the performance of the TFTs at $60^{\circ}C$ showed that there was a smaller ${\Delta}V_{th}$ in the AC stress compared with the DC stress for the same effective stress time, indicating that the trappin of the carriers at the active layer-gate insulator interface was the dominant degradation mechanism.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2003.05c
• /
• pp.174-177
• /
• 2003

$Cl_2$ 플라즈마를 이용한 BLT 박막의 식각에서 Ar 가스의 첨가에 따른 식각 속도, 선택비 및 식각 형상의 변화에 대하여 관찰하였다. BLT 박막의 식각 속도는 100% Ar 플라즈마에서 100 % $Cl_2$ 플라즈마에서의 식각 속도보다 약 1.5배정도 빨랐으며, 80% Ar/20% $Cl_2$ 조건에서 $503{\AA}/min$ 최대 식각의 최대 시각 속도를 얻었다. RF 전력과 직류 바이어스 전압을 증가함에 따라 식각 속도는 증가하였으며, $Ar/Cl_2$ 플라즈마의 식각 속도가 $Cl_2$ 플라즈마의 식각 속도 보다 높았다. 식각 공정 변수의 변화에 의한 플라즈마 변수가 BLT 식각 속도에 미치는 영향을 관찰하기 위하여 LP(Lanmuir porbe)와 OES(optical emission spectroscopy)분석을 수행하였다. Ar 첨가량이 증감함에 따라 LP 분석에서 전자의 온도는 증가하였으나 전자밀도는 감소하였다. 이는 Ar의 이온화 준위가 Cl 보다 높기 때문에 이온화 윷이 낮아지기 때문으로 판단된다, 또한, OES 분석에서 Ar 첨가량이 증가함에 따라 Cl 원자의 부피 밀도는 감소하였다. Ar 첨가에 의한 BLT 박막의 식각 속도의 변화와 LP 및 OES 분석을 고려하면, BLT 박막은 화학적 식각의 도움을 받는 무리적 식각에 의하여 식각됨을 확인하였다,

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.21 no.9
• /
• pp.848-852
• /
• 2008

Characteristics of microcrystalline-silicon thin-films deposited by plasma-enhanced chemical-vapor deposition (PECVD) method were studied. There were optimum values of RF power density and $H_2$ dilution ratio $(H_2/(SiH_4+H_2))$; maximum grain size of about 35 nm was obtained at substrate temperature of 250 $^{\circ}C$ with RF power density of 1.1 W/$cm^2$ and $H_2$ dilution ratio of 0.91. Larger grain was obtained with higher substrate temperature up to 350 $^{\circ}C$. Grain size dependence on RF power density and $H_2$ dilution ratio could be explained by etching effects of hydrogen ions and changes of species of reactive precursors on growing surface. Surface-mobility activation of reactive precursors by temperature could be a reason of grain-size dependence on the substrate temperature. Microcrystalline-silicon thin-films that could be used for flat-panel electronics such as active-matrix organic-light-emitting-diodes are expected to be fabricated successfully using these results.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.40-41
• /
• 2007

$SnO_2$ nanowires are used at the nanoscale level for the electrical transduction of the gas interaction with these sensing materials. We report on a study of high sensitivity and fast NOx gas sensor. We focused on improving the response time and refresh time by growth nanowires on the trench structure of Si substrate as air path. To improve refresh time we applied the trench structure with depth of $10\;{\mu}m$ by the inductively coupled plasma reactive ion etching(ICP-RIE). The fabricated device was measured at temperature of $200{\sim}300^{\circ}C$. The sensor exhibit ultra-fast and reversible electrical response (t90% ~4 s for response and ~3 s for recovery).

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.158-159
• /
• 2007

반도체 소자의 공정에 있어서 device scaling으로 인한 게이트 산화막 대체 유전체 (high-k)의 공정 개발 확보 방안 필요하다. 본 논문에서는 $Cl_2$/Ar 유도 결합 플라즈마를 이용하여 $HfO_2$ 박막을 식각하였다. $Cl_2$(80 %)/Ar(20 %)의 가스비, 600 W의 RF 전력, -150 V의 직류 바이어스 전압, 20 sccm의 총 가스유랑, 15 mTorr의 압력에서 15.4 nm/min의 최대 식각률을 얻을 수 있었다. 식각 된 $HfO_2$ 박막 표면을 XPS 분석한 결과 Hf와 O는 Cl 라디칼과 반응을 하여 높은 휘발성을 보이지만 Hf-O의 안정된 결합으로 인하여 이온에 의한 스퍼터링 효과에 의해서 식각된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.232-232
• /
• 2010

정보화 산업의 발달은 DRAM, flash memory 등을 포함한 기존의 반도체 메모리 소자를 대체할 수 있는 차세대 메모리 소자에 대한 개발을 요구하고 있다. 특히 magnetic random access memory (MRAM)는 SRAM과 대등한 고속화 그리고 DRAM 보다 높은 기록 밀도가 가능하고 낮은 동작 전압과 소비전력 때문에 대표적인 차세대 비휘발성 메모리로 주목받고 있다. 또한 MRAM소자의 고집적화를 위해서 우수한 프로파일을 갖고 재증착이 없는 나노미터 크기의 magnetic tunnel junction (MTJ) stack의 건식 식각에 대한 연구가 선행되어야 한다. 본 연구에서는 고밀도 반응성 이온 식각법(Inductively coupled plasma reactive ion etching; ICPRIE)을 이용하여 재증착이 없이 우수한 식각 profile을 갖는 CoFeB과 IrMn 박막을 형성하고자 하였다. Photoresist(PR) 및 Ti 박막의 두 가지 마스크를 이용하여 HBr/Ar, HBr/$O_2$/Ar 식각 가스들의 농도를 변화시키면서 CoFeB과 IrMn 박막의 식각 특성들이 조사되었다. 자성 박막과 동일한 조건에 대하여 hard mask로서 Ti가 식각되었다. 좋은 조건을 얻기 위해 HBr/Ar 식각 가스를 이용 식각할 때 pressure, bias voltage, rf power를 변화시켰고 식각조건에서 Ti 하드마스크에 대한 자성 박막들의 selectivity를 조사하고 식각 profile을 관찰하였다. 식각 속도를 구하기 위해 alpha step(Tencor P-1)이 사용되었고 또한 field emission scanning electron microscopy(FESEM)를 이용하여 식각 profile을 관찰함으로써 최적의 식각 가스와 식각 조건을 찾고자 하였다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.16 no.3
• /
• pp.116-120
• /
• 2006

We have investigated plasma spray coated $Al_2O_3$ layers on Al-60 series substrates for development of wafer electrostatic chuck in semiconductor dry etching system. Samples were prepared without/with cooling bar on backside of samples, at various distances, and with different powder feed rates. There were many cracks and pores in the $Al_2O_3$ layers coated on Al-60 series substrates without cooling bar on the backside of samples. But the cracks and pores were almost disappeared in the $Al_2O_3$ layers on Al-60 series substrates coated with cooling bar on the back side of samples, 15 g/min. powder feed rate and various 60, 70, 80 mm working distances. Then the surface morphology was not changed with various working distances of 60, 70, 80 mm. When the powder feed rate was changed from 15 g/min to 20 g/min, the crack did not appear, but few pores appeared. Also the $Al_2O_3$ layer was coated with many small splats compared with $Al_2O_3$ layer coated with 15 g/min powder feed rate. The deposited rate of $Al_2O_3$ layer was higher when the process was done without cooling bar on the back side of sample than that with cooling bar on the back side of sample.

• Korean Journal of Materials Research
• /
• v.16 no.4
• /
• pp.225-230
• /
• 2006

Nanoimprint lithography (NIL) is a novel method of fabricating nanometer scale patterns. It is a simple process with low cost, high throughput and resolution. NIL creates patterns by mechanical deformation of an imprint resist and physical contact process. The imprint resist is typically a monomer or polymer formulation that is cured by heat or UV light during the imprinting process. Stiction between the resist and the stamp is resulted from this physical contact process. Stiction issue is more important in the stamps including narrow pattern size and wide area. Therefore, the antistiction layer coating is very effective to prevent this problem and ensure successful NIL. In this paper, an antistiction layer was deposited and characterized by PECVD (plasma enhanced chemical vapor deposition) method for metal stamps. Deposition rates of an antistiction layer on Si and Ni substrates were in proportion to deposited time and 3.4 nm/min and 2.5 nm/min, respectively. A 50 nm thick antistiction layer showed 90% relative transmittance at 365 nm wavelength. Contact angle result showed good hydrophobicity over 105 degree. $CF_2$ and $CF_3$ peaks were founded in ATR-FTIR analysis. The thicknesses and the contact angle of a 50 nm thick antistiction film were slightly changed during chemical resistance test using acetone and sulfuric acid. To evaluate the deposited antistiction layer, a 50 nm thick film was coated on a stainless steel stamp made by wet etching process. A PMMA substrate was successfully imprinting without pattern degradations by the stainless steel stamp with an antistiction layer. The test result shows that antistiction layer coating is very effective for NIL.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.214-214
• /
• 1999

다이아몬드를 반도체용 열방산용기판 등으로 사용하기 위해서는 수백 $\mu\textrm{m}$ 두께의 대면적 웨이퍼가 요구된다. 이를 위해서 DC are jet CVD, MW PACVD, DC PACVD 등이 개발되어, 현재 4"에서 8"까지의 많은 문제를 일으키고 있다. 본 연구에서는 multi-cathode DC PACVD법에 의한 4" 다이아몬드 웨이퍼의 합성과 합성된 막의 특성변화에 대한 연구를 수행하였다. 또한, 웨이퍼의 휨과 crack 발생거동과 대한 고찰을 통래 휨과 crack이 없는 웨이퍼의 제작방법을 고안하였다. 사용된 음극의 수는 일곱 개이며, 투입된 power는 각 음극 당 약 2.5kW(4.1 A-600V)이었다. 사용된 기판의 크기는 직경 4"이었다. 합성압력은 100Torr, 가스유량은 150sccm, 증착온도는 125$0^{\circ}C$~131$0^{\circ}C$, 수소가스네 메탄조성은 5%~8%이었다. 합성 중 막에 인가되는 응력은 합성 중 증착온도의 변화에 의해 제어하였다. 막의 결정도는 Raman spectroscopy 및 열전도도를 측정을 통해 분석하였다. 성장속도 및 다이아몬드 peak의 반가폭은 메탄조성 증가(5%~8%)에 따라 증가하여 각각 6.6~10.5$\mu\textrm{m}$/h 및 3.8~5.2 cm-1의 분포를 보였다. 6%CH4 및 7%CH4에서 합성된 웨이퍼에서 측정된 막의 열전도도는 11W/cmK~13W/cmK 정도로 높게 나타났다. 막두께의 uniformity는 최대 3.5%로 매우 균일하였다. 막에 인가되는 응력의 제어로 직경 4"k 합성면적에서 두께 1mm 이상의 균열 및 휨이 없는 다이아몬드 자유막 웨이퍼를 합성할 수 있었다.다이아몬드 자유막 웨이퍼를 합성할 수 있었다.active ion에 의해 sputtering 이 된다. 이때 plasma 처리기의 polymer 기판 후면에 magnet를 설치하여 높은 ionization을 발생시켜 처리 효과를 한층 높여 주었다. 이 plasma 처리는 표면 청정화, 표면 etching 이 동시에 행하는 것과 함께 장시간 처리에 의해 표면에서는 미세한 과, C=C기, -C-O-의 극성기의 도입에 의한 표면 개량이 된다는 것을 관찰할 수 있다. OPP polymer 표면을 Ar 100%로 plasma 처리한 경우 C-O, C=O 등의 carbonyl가 발생됨을 알 수 있었다. C-O, C=O 등의 carbynyl polor group이 도입됨에 따라 sputter된 Al의 접착력이 향상됨을 알 수 있으며, TEM 관찰 결과 grain size도 상당히 작아짐을 알 수 있었다.onte-Carlo 방법으로 처리하였다. 정지기장해석의 경우 상용 S/W인 Vector Fields를 사용하였다. 이를 통해 sputter 내 플라즈마 특성, target으로 입사하는 이온에너지 및 각 분포, 이들이 target erosion 형상에 미치는 영향을 살펴보았다. 또한 이들 결과로부터 간단한 sputtering 모델을 사용하여 target으로부터 sputter된 입자들이 substrate에 부착되는 현상을 Monte-Carlo 방법으로 추적하여 성막특성도 살펴보았다.다.다양한 기능을 가진 신소재 제조에 있다. 또한 경제적인 측면에서도 고부가 가치의 제품 개발에 따른 새로운 수요 창출과 수익률 향상, 기존의 기능성 안료를 나노(nano)화하여 나노 입자를 제조, 기존의 기능성 안료에 대한 비용 절감 효과등을 유도 할 수 있다. 역시 기술적인 측면에서도 특수소재 개발에 있어 최적의 나노 입자 제어기술 개발 및 나노입자를 기능성 소재로 사용하여 새로운 제품의 제조와 고압 기상

• Journal of the Korean Vacuum Society
• /
• v.15 no.6
• /
• pp.630-636
• /
• 2006

Scale down of semiconductor gate pattern will make progress centrally line width into transistor according to the high integration and high density of flash memory semiconductor. Recently, the many researchers are in the process of developing research for using the ONO(oxide-nitride-oxide) technology for the gate pattern give body to line breadth of less 100 nm. Therefore, etch rate and etch profile of the line width detail of less 100 nm affect important factor in a semiconductor process. In case of increasing of the platen power up to 50 W at the ICP etcher, etch rate and PR selectivity showed good result when the platen power of ICP etcher has 100 W. Also, in case of changing of HBr gas flux at the platen power of 100 W, etch rate was decreasing and PR selectivity is increasing. We founded terms that have etch rate 320 nm/min, PR selectivity 3.5:1 and etch slope have vertical in the case of giving the platen power 100 W and HBr gas 35 sccm at the ICP etcher. Also notch was not formed.