• 마이크로전자및패키징학회지
• /
• 제17권1호
• /
• pp.9-17
• /
• 2010

본 논문은 $20^{\circ}$ 각도의 굽힘과 50 ${\mu}m$ 인장조건에서 PGA (Pin Grid Array) 패키지의 lead pin에 발생하는 von Mises 응력과 전 변형률 에너지 밀도를 lead pin 소재의 열처리 온도 조건에 따라 유한요소법을 이용하여 해석하였다. 해석결과에 따르면 lead pin의 코너부와 리드핀의 헤드부와 솔더의 경계면이 국부적으로 응력이 집중되는 가장 취약한 위치이며 lead pin의 열처리 온도가 높을수록 발생하는 최대 응력과 변형률 에너지 밀도가 낮아져서 신뢰성이 우수한 것으로 판단된다. 또한 lead pin의 코너부에 라운드가공을 하면 헤드부와 솔더의 경계면에서 발생하는 von Mises 응력과 전변형률 에너지 밀도가 감소하였다. 이와 같은 해석결과는 전 변형률 에너지 밀도가 증가할수록 솔더의 피로수명이 감소하는 연구결과에 미루어볼 때 열처리를 통해 리드핀의 기계적특성을 변경하면 PGA 패키지의 신뢰성을 향상시킬 수 있음을 의미한다. 따라서, 리드핀의 형상최적화와 열처리를 통한 최적화된 소재특성을 통해 PGA 패키지의 신뢰성 향상이 요구된다.

• 마이크로전자및패키징학회지
• /
• 제18권2호
• /
• pp.29-33
• /
• 2011

솔더와 PCB Cu 패드와 솔더 경계면에서 발생하는 수직응력과 수평응력을 분석하여 PGA 패키지의 신뢰성 향상을 위한 리드핀의 형상설계에 대한 연구를 수행하였다. 이와 같은 연구를 위해 리드핀의 $20^{\circ}$ 각도 굽힘 변형과 50 ${\mu}m$ 인장조건에서 4인자 3수준의 다구찌 최적설계와 유한요소해석을 수행하였다. 해석결과에 의하면 리드핀의 헤드곡면과 PCB Cu 패드가 접촉하는 폭(d2)이 솔더에서 발생하는 응력감소에 가장 큰 영향을 미치는 인자로 계산되었다. 또한, 다 구찌법의 파라메타 설계에 의해 기존 리드핀 형상모델에 비해 약 18.7%의 등가 von Mises 응력이 감소하는 형상을 도출하였다. 한편, 최대 수직응력이 발생하는 위치가 PCB의 Cu 패드와 솔더의 외곽이 접촉하는 위치이고 최대 수평응력이 발생하는 위치가 SR 층과 솔더의 외곽표면이 접촉하는 위치임을 파악하여, PGA 패키지의 박리 불량은 솔더의 외곽부터 발생하여 내부로 진행될 것으로 예측되었다.

• 한국전자파학회논문지
• /
• 제12권7호
• /
• pp.1076-1085
• /
• 2001

본 논문에서는 균일한 유전체 내의 복잡한 3차원 구조체에 대한 효율적인 기생(Parasitic) 임피던스 성분 추출을 위하여 반복법의 일종인 GMRES(Generalized Minimal RESidual Method)와 결합된 고속 멀티폴(FMM : Fast Multipole Method) 알고리즘을 구현하였다. 이 알고리즘은 준정적 기반 고속 멀티폴 방법으로 다중 도체들 간의 임피던스를 계산하는데 있어 기존의 모멘트법(MoM: Method of Moment)이 가지고 있는 계산량과 시간의 문제를 극복하기 위한 고속화 기술이다. 본 논문에서는 기존 MoM과의 비교를 통해 FMM의 정확성과 효율성을 입증하였다. 또한 멀티폴 알고리즘을 이용하여 기존 MoM으로는 해석이 불가능한 FC-PGA (Flip Chip Pin Grid Array) 패키지 핀에서의 기생 임피던스 성분들을 추출함으로써 신호간의 간섭에 의한 EMI/EMC 문제의 발생 가능성을 확인하였다.