• Proceedings of the KIEE Conference
• /
• 2004.11a
• /
• pp.137-140
• /
• 2004

AC PDP의 휘도는 유지기간에서의 휘도에 따라서 결정된다. 그래서 기존보다 향상된 휘도를 구현하기 위해서는 유지기간에서의 휘도를 높여야 한다. 이러한 PDP가 갖는 휘도 특성을 개선하기 위한 목적으로 Panel의 셀구조의 변형, 전극 구조의 변화 또는 방전 가스의 혼합비율조정 등 다양한 노력과 시도를 계속 하고 있지만 PDP의 생산 단가의 상승을 초래할 수 있으며, 전극 간격을 조절하여 휘도를 개선하는 방식은 화질의 저하시킬 뿐만 아니라 방전전압을 증가시키게 됨으로 소비전력을 증가시키게 된다. 본 논문에서는 AC PDP의 구조, 전극 및 가스등을 기존방식 그대로 사용하면서 고휘도 방전모드를 구현할 수 있는 새로운 유지펄스에 관한 파형을 연구하였다. 본 연구에서 제안하는 새로울 방식의 유지방전 구동파형은 기존의 유지 방전 펄스인 스퀘어 펄스와는 다르게 계단형의 펄스를 사용하는 방식으로 방전이 일어나기 전까지 일정한 전압을 인가하여 유지시킨 뒤 어느 시점에서 방전되기까지 전압을 올려주는 방법으로 PDP의 협소한 방전 영역을 증가시킴으로써 고휘도를 얻을 수 있다. 실험 결과 기존의 유지펄스와 비교하여 39.4%의 휘도와 50.0%의 효율 향상을 얻을 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.228-228
• /
• 1999

3전극 면방전형 AC-PDP의 구동에 있어서 방전유지시 구동진동수에 따른 전기적인 특성의 변화, 즉 셀 내의정전용량, 벽전하량, 벽전압, 응답시간, 메모리 상수등을 측정하였다. 본 연구를 위하여 셀핏치 1,080$mu extrm{m}$의 test panel을 제작하였다. 방전 유지전극의 폭과 간격은 각각 260$\mu\textrm{m}$, 100$\mu\textrm{m}$ 유전층은 30$\mu\textrm{m}$, 격벽은 120$\mu\textrm{m}$로 제작하였다. 방전유지전극에 150ns의 상승시간을 갖는 duty 40%의 사각파를 10~200kHz의 다양한 진동수로 인가하고, 이때 얻어지는 전압, 전류 파형과 QV 해석을 통하여 셀 내의 정전용량을 측정하였다. 그 결과 방전공간의 정전용량(Co)은 0.3pF/cell 으로 거의 일정하였으나, 유전층 내의 정전용량(Cg)는 진동수 증가에 따라 7.5pF/cell에서 0.8pF/cell까지 감소하는 경향을 보였다. 또한 전극간 정전용량(Cp)은 벽전하의 영향으로 nagative capacitance 특성을 보였다. 구동진동수가 10kHz에서 200kHz로 증가함에 따라 벽전하량은 34.5pC/ceoo에서 15.6pC/cell로 감소하며, 벽전압도 구동진동수 증가에 따라 104.4V에서 76.5V까지 감소하는 경향을 보였다.

• Information Display
• /
• v.3 no.6
• /
• pp.24-29
• /
• 2002

PDP에 표시되는 영상의 화질은 PDP 구매 결정에 영향을 미치는 가장 중요한 요소들 중의 하나이다. PDP에서의 화질은 주로 PDP 구동방식, 셀의 구조, 사용되는 방전가스 및 형광체의 특성, 표시 가능 화소수 등과 같은 PDP 구성 요소들에 의해 좌우된다. 이와 같은 PDP의 구성 요소들을 개선함으로서 화질을 향상시킬 수 있다. 하지만, 이미 구성 요소들이 결정되어져 있는 경우 신호 및 영상 처리 방법들을 적용함으로서 PDP에서의 화질을 개선시킬 수 있다. 본 소고에서는 PDP에서의 고화질 구현을 위한 신호 및 영상처리 기술들을 소개하기로 한다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.52 no.1
• /
• pp.135-139
• /
• 2015

The address discharge time lags are investigated in each subfield time in AC plasma display panel and a modified driving waveform is proposed to reduce the address discharge time lag by applying different additional scan voltage under no misfiring discharge production. The weak plasma discharge in AC PDP is generated by applying high positive-going ramp waveform to the scan electrode during the first reset period and that induce the production of the priming particle and wall charge. Because the wall charge becomes the wall voltage in a cell, the wall plus external address voltage produce the address discharge. However, as the wall charge in a cell is gradually disappeared as time passed, the address discharge time in the subfield time for 1 TV frame is lagged. In the first subfield time, the address discharge is faster produced than the other subfield time because the wall charge are much remained by the high positive-going ramp voltage during the reset period in the first subfield time. Meanwhile, from the second to last subfield, the address discharge production time is gradually delayed due to the dissipation of the wall charge in a cell. In this study, the address discharge time lags are measured in each subfield time and the total address discharge time lags are shortened by applying the different additional scan voltage during the address period in each the subfield time.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.197-197
• /
• 2000

AC-PDP의 구동 요소 중 중요한 것은 벽전하와 그로부터 유도되는 벽전압, 그리고 프라이밍입자(priming partical)의 밀도 변화라고 할 수 있다. 패널의 초기화가 전구간의 방전을 좌우하기 때문에 초기화 펄스의 기울기에 따른 방전현상을 이해하고자 각 구간에서의 전기-광학적 특성과 함께 휘도와 효율의 관점에서 연구 조사하였다. 본 실험에서 사용한 reset 펄스파형은 셀의 방전개시전압과 인가전압사이의 차이가 적고, 초기 프라이밍 입자와 단위시간당 전자에 공급되는 에너지가 적은 램프형태의 초기화 펄스를 사용하였다. 실험장치는 VDS(versatile driving simulator)시스템을 이용하였다. 실험결과 reset의 기울기가 커질수록 반응시간이 빨라지며, 약방전의 형태를 고속이미지로 확인하였다.

• The Optical Journal
• /
• s.108
• /
• pp.27-36
• /
• 2007

PDP는 우수한 화질과 단순한 패널구조의 장점을 가지고 있으며 50inch 이상 대화면 및 Full HD 구현에 대한 가격 경쟁력도 가지고 있어 다른 여타의 디스플레이 디바이스보다 발전가능성이 매우 크다. 그러나 Full HD를 지원하기 위해서는 방전 셀의 낮은 효율을 얼마나 극복할 수 있는지가 PDP 업계 최대의 문제로 지적되고 있고 현재 연구주제가 되고 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.198-198
• /
• 2000

3전극 면방전형 AC-PDP의 구동에 있어서 방전유지 펄스의 폭에 따른 전기적 특성의 변화, 즉 방전 개시전압, 방전 유지전압, 메모리 상수, 셀 내 정전용량, 벽전하량, 벽전압 및 휘도 및 방전전력 측정을 통한 발광효율 등을 측정하였다. 본 연구를 위하여 셀핏치 1,080$mu extrm{m}$의 test panel을 제작하였다. 방전 유지전극의 폭과 간격은 각각 260$\mu\textrm{m}$, 100$\mu\textrm{m}$, 유전층은 30$\mu\textrm{m}$, 격벽은 120$\mu\textrm{m}$로 제작하였다. 방전유지전극에 300ns의 상승시간을 갖는 사각파를 10~50kHx의 다양한 진동수범 위에서 펄스의 폭을 변화시키면서 방전전압과 메모리 상수등을 측정하고, 각 경우 휘도와 방전소모전력을 측정하여 최종적으로 효율을 비교하였다. 진동수의 증가나 펄스 폭의 증가에 따라 방전 전압이 감소함을 확인하였고, 특정한 펄스 폭일 때 자기소거방전이 생김을 관측하였다. 또한 특정 펄스 폭에 대하여 특정 진동수로 전압을 인가할 경우 자기 소거방전이 있음에도 불구하고 방전전류가 유지되는 특성이 있음을 관측하였다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2008.10a
• /
• pp.3-6
• /
• 2008

PDP는 어드레스 기간 동안 유전체 위에 축적한 벽전하(Wall-Charge)를 이용하여 화상정보를 입력함으로서 표시방전 셀을 결정할 수 있다. 따라서 벽전하의 해석은 방전 셀 특성을 분석하기 위한 중요한 요소이나 실제 X-Y 전극 간 벽전압은 다른 인가 펄스의 영향과 공간전하의 영향이 작용하여 측정이 쉽지 않다. 본 논문에서는 공간전하의 영향과 다른 인가 펄스의 영향을 고려하여 실제 표시방전 펄스의 방전 조건과 동일한 조건을 만들어 벽전하가 소거된 상황의 방전개시전압을 측정하였으며 측정된 결과를 통해 벽전압을 계산하였다. 또한 공간전하 발생 후 시간을 변화시키면서 방전지연시간과 방전강도를 측정하여 방전 시 발생한 공간전하에 의한 영향을 분석하였다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1406-1407
• /
• 2007

본 논문에서 제안한 ac-PDP(Plasma display panel) 셀구조는 Long gap의 전극 사이에 보조 전극을 삽입한 구조이다. 일반적으로, long gap 구조를 가진 PDP cell은 높은 방전 개시 전압을 가지므로, Long gap 전극 사이에 보조전극을 삽입하여 방전 개시 전압을 낮춤과 동시에 휘도 상승, 소비 전력의 감소효과로 발광효율의 향상을 가져왔다. 제안한 구조의 구동을 위하여 asymmetric mode와 long gap mode라는 2가지 파형을 가지고 실험하였다. 두 파형은 공통적으로 기존의 ADS(Address and Display period Separated)파형을 Y(Scan), Z(Common), A(Address) 전극에 인가하였으며, 보조적극에는 Z(Common) 전극의 파형을 수정한 형태로 인가하였다. Asymmetric mode는 보조전극에 Z(Common) 전극에 인가되는 파형과 같은 형태의 파형을 인가하여 Long gap의 구조를 가지지만 Short gap에서 방전이 가능하도록 설계하였고, long gap mode는 보조전극에 인가되는 Z(Common) 파형 중 sustain pulse를 초기 3개만을 주어 Short gap에서 방전을 개시함과 동시에 priming 입자를 생성하고, 나머지 sustain 구간에서는 floating시켜 이미 생성된 priming 입자를 long gap에서 구동을 가능하도록 하였다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2009.05a
• /
• pp.153-156
• /
• 2009

본 논문에서는 어드레스 구간에서 벽전압 손실을 발생시키는 원인을 분석하고, 특히 어드레스 구간에서 각 전극간의 다양한 전위 조건이 어드레스 방전 지연 시간에 미치는 영향을 조사하였다. 실험 결과를 통하여 벽전압 손실은 전극간의 셀 전압이 동시 방전점에서 비방전 영역으로 이동한 조건에서는 영향을 받지 않지만, 전극간의 셀 전압이 방전 개시 전압의 조건에서는 큰 영향을 받게 되는 것을 확인하였다. 특히, XY 전극간의 전위조건에 의한 벽전압 손실보다는 AY 전극간의 전위 조건에 의한 벽전압 손실이 어드레스 방전 지연 시간 특성을 저해하는 주요한 원인임을 확인하였다.