• 제목/요약/키워드: Output queueing

검색결과 49건 처리시간 0.029초

ATM 망에 적용 가능한 출력단 버퍼형 Batcher-Banyan 스위치의 성능분석 (Performance Analysis of Output Queued Batcher-Banyan Switch for ATM Network)

  • Keol-Woo Yu;Kyou Ho Lee
    • 한국시뮬레이션학회논문지
    • /
    • 제8권4호
    • /
    • pp.1-8
    • /
    • 1999
  • This paper proposes an ATM switch architecture called Output Queued Batcher-Banyan switch (OQBBS). It consists of a Sorting Module, Expanding Module, and Output Queueing Modules. The principles of channel grouping and output queueing are used to increase the maximum throughput of an ATM switch. One distinctive feature of the OQBBS is that multiple cells can be simultaneously delivered to their desired output. The switch architecture is shown to be modular and easily expandable. The performance of the OQBBS in terms of throughput, cell delays, and cell loss rate under uniform random traffic condition is evaluated by computer simulation. The throughput and the average cell delay are close to the ideal performance behavior of a fully connected output queued crossbar switch. It is also shown that the OQBBS meets the cell loss probability requirement of $10^{-6}$.

  • PDF

입력버퍼 교환기에서의 패킷 동기화 기법 (Synchronization at Input Buffered Switch)

  • 이상호;신동렬
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 추계종합학술대회 논문집
    • /
    • pp.117-120
    • /
    • 1999
  • Input queueing is useful for high bandwidth switches and routers because of lower complexity and fewer circuits than output queueing. The input queueing switch, however, suffers HOL-Blocking, which limits the throughput to 58%. To get around this low throughput, we propose a simple scheduling algorithm called Synchronous Input Port (SIP). This method synchronize packets and switching without blocking, which is shown to have better performance over the established algorithms

  • PDF

입력큐 교환기를 위한 스케줄링기법 (An Efficient Scheduling for Input Queued Switch)

  • 이상호;신동열
    • 대한전자공학회논문지TC
    • /
    • 제38권12호
    • /
    • pp.58-66
    • /
    • 2001
  • 입력큐방식의 교환기는 간결하며 고속교환을 위한 효과적인 교환방법이나 입력 측의 큐에서 발생하는 HOL-블로킹(HOL-Blocking)은 패킷들의 대기시간을 크게 증가시켜 전체 시스템의 효율을 58%로 제한한다. 이를 해결하는 방법은 별도의 스케줄러(scheduler, contention controller)를 두어 블로킹의 방지 및 높은 처리율을 얻고 있다. 대부분의 스케줄러의 구현은 중앙집중방식으로 구현되는데 이는 다양한 교환기의 구성을 어렵게 한다. 본 논문에서는 입력포트별로 간단하면서 분산된 형태의 스케줄러를 소개하고 모의실험을 통하여 성능을 검증한다.

  • PDF

입출력 큐를 갖는 ATM 스위치에서의 우선순위에 관한 성능 분석 (Performance study of the priority scheme in an ATM switch with input and output queues)

  • 이장원;최진식
    • 전자공학회논문지S
    • /
    • 제35S권2호
    • /
    • pp.1-9
    • /
    • 1998
  • ATM was adopted as the switching and multiplexing technique for BISDN which aims at transmitting traffics with various characteristics in a unified network. To construct these ATM networks, the most important aspect is the design of the switching system with high performance and different service capabilities. In this paepr, we analyze the performance of an input and output queueing switch with preemptive priority which is considered to be most suitable for ATM networks. For the analysis of an input queue, we model each input queue as two separate virtual input queues for each priority class and we approximage them asindependent Geom/Geom/1 queues. And we model a virtual HOL queue which consists of HOL cells of all virtual input queues which have the same output address to obtain the mean service time at each virtual input queue. For the analysis of an output quque, we obtain approximately the arrival process into the output queue from the state of the virtual HOL queue. We use a Markov chain method to analyze these two models and obtain the maximum throughput of the switch and the mean queueing delay of cells. and analysis results are compared with simulation to verify that out model yields accurate results.

  • PDF

REGENERATIVE BOOTSTRAP FOR SIMULATION OUTPUT ANALYSIS

  • Kim, Yun-Bae
    • 한국시뮬레이션학회:학술대회논문집
    • /
    • 한국시뮬레이션학회 2001년도 춘계 학술대회 논문집
    • /
    • pp.169-169
    • /
    • 2001
  • With the aid of fast computing power, resampling techniques are being introduced for simulation output analysis (SOA). Autocorrelation among the output from discrete-event simulation prohibit the direct application of resampling schemes (Threshold bootstrap, Binary bootstrap, Stationary bootstrap, etc) extend its usage to time-series data such as simulation output. We present a new method for inference from a regenerative process, regenerative bootstrap, that equals or exceeds the performance of classical regenerative method and approximation regeneration techniques. Regenerative bootstrap saves computation time and overcomes the problem of scarce regeneration cycles. Computational results are provided using M/M/1 model.

  • PDF

통계적 패킷 음성 / 데이터 다중화기의 성능 해석 (Performance Analysis of a Statistical Packet Voice/Data Multiplexer)

  • 신병철;은종관
    • 한국통신학회논문지
    • /
    • 제11권3호
    • /
    • pp.179-196
    • /
    • 1986
  • 본 논문에서는 통계적 패킷 음성/데이터 다중화기의 성능을 연구하였다. 성능해석은 음성과 데이터가 서로 분리된 한정된 queue를 사용하고, 전송에 있어서 음성이 데이터보다 우선권을 갖는 것을 가정하고, 다중화기의 출력 link를 시간 slot단위로 나누고 음성은 (M+1)-state의 Markov Process로, 데이터는 Poisson process로 modeling 하여 수행하였다. 전송시 음성신호가 데이터 신호보다 우선권을 가지므로 음성의 queueing behavior는 data에 거의 영향을 받지 않는다. 다라서 본 연구에서는 음성의 queueing behavior를 먼저 해석한 다음 data의 queueing behavior를 해석하였다. 패킷 음성 다중화기의 성능 해석은 입력상태와 buffer의 점유를 2차원의 Markov chain을 가지고 formulation하였고, 집적된 음성/data의 다중화기는 data를 추가한 3차원 Markov chain으로 하였다. 이러한 model을 사용하여 Gauss-Seidel방법으로 결과를 얻고 simulation으로 입증하였다. 이들 결과로 부터 음성 가입자의 수, 출력 link용량, 음성의 queue크기, 음성의 overflow확률에서는 서로 trade-off가 있고 data에서도 비슷한 tradeoff가 있음을 알았다. 또한 입력 traffic량과 link의 용량에 따라서 음성과 데이타간의 성능에서 서로 tradeoff가 있고, TASI의 이득이 2이상이고 음성가입자의 수가 적을 경우 데이타의 평균 지연시간은 buffer의 최대길이 보다 길음을 알아내었다.

  • PDF

초고속 포인터 스위칭 패브릭의 설계 (Design of High-speed Pointer Switching Fabric)

  • 류경숙;최병석
    • 인터넷정보학회논문지
    • /
    • 제8권5호
    • /
    • pp.161-170
    • /
    • 2007
  • 본 논문은 데이터 메모리 평면과 스위칭 평면을 분리하여 패킷 데이터의 저장과 메모리 주소 포인터의 스위칭이 병렬적으로 처리 가능하며 IP 패킷의 가변 길이 스위칭이 가능한 새로운 스위치 구조를 제안한다. 제안한 구조는 기존 VOQ방식의 복잡한 중재 알고리즘이 필요 없으며 출력 큐 방식의 스위치에서만 적용되고 있는 QoS를 입력 큐에서 고려한다. 성능분석 결과 제안한 구조는 기존의 공유 메모리 기반의 구조들에 비해 상대적으로 낮은 평균 지연 시간을 가지며 스위치의 크기가 증가하더라도 일정한 지연 시간을 보장함을 확인하였다.

  • PDF

입출력 단에 버퍼를 가지는 ATM 교환기의 손실우선순위 제어의 성능 분석 (Performance analysis of a loss priority control scheme in an input and output queueing ATM switch)

  • 이재용
    • 한국통신학회논문지
    • /
    • 제22권6호
    • /
    • pp.1148-1159
    • /
    • 1997
  • In the broadband integrated service digital networks (B-ISDN), ATM switches hould be abld to accommodate diverse types of applications ith different traffic characteristics and quality ddo services (QOS). Thus, in order to increase the utilization of switches and satisfy the QOS's of each traffic type, some types of priority control schemes are needed in ATM switches. In this paper, a nonblocking input and output queueing ATm switch with capacity C is considered in which two classes of traffics with different loss probability constraints are admitted. 'Partial push-out' algorithm is suggested as a loss priority control schemes, and the performance of this algorithm is analyzed when this is adopted in input buffers of the switch. The quque length distribution of input buffers and loss probabilities of each traffic are obtained using a matrix-geometric solution method. Numerical analysis and simulation indicate that the utilization of the switch with partial push-out algorithm satisfying the QOS's of each traffic is much higher than that of the switch without control. Also, the required buffer size is reduced while satisfying the same QOS's.

  • PDF

버스트 트래픽 환경에서의 이중 평면 패킷 스위치의 성능 분석 (Performance Analysis of Dual-Plane Nonblocking Switches under Burst Traffic)

  • 이현태;손장우
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 1999년도 춘계종합학술대회
    • /
    • pp.142-145
    • /
    • 1999
  • 본 논문에서는 이중 평면 패킷 스위치 구조를 가지는 이중 입력 /이중 스위칭 평면 구조(DQDP) 평면 선택 능력을 가진 DQDP(DQDP-PS) 구조, 출력 그룹 큐잉 능력을 가진 DQDP(DQDP-OGQ) 구조에 대한 지연 성능 분석을 연구하였다. 성능 분석을 통하여 랜덤 트래픽하에서는 거의 동일한 성능을 보이지만 버스트 트래픽 환경에서는 DQDP-PS와 DQDP-OGO 스위치만이 이상적인 출력 버퍼 패킷 스위치의 성능에 가까운 지연 특성을 얻을 수 있었다.

  • PDF

Design and Performance Analysis of an Asynchronous Shared-Bus Type Switch with Priority and Fairness Schemes

  • Goo
    • 한국통신학회논문지
    • /
    • 제22권4호
    • /
    • pp.812-822
    • /
    • 1997
  • In this paper, we propose an architecture of the asynchronous shared-bus type switch with priority and fairness schemes. The switch architecture is an input and output queueing system, and the priority scheme is implemented in both input and output queues. We analyze packet delay of both input and output queues. In the analysis, we consider to stations with asymmetric arrival rates. Although we make some approximations in the analysis, the numerical results show good agreements with the simulation results.

  • PDF