• 제목/요약/키워드: Output Voltage-Doubler

검색결과 62건 처리시간 0.023초

CMOS 120 GHz Phase-Locked Loops Based on Two Different VCO Topologies

  • Yoo, Junghwan;Rieh, Jae-Sung
    • Journal of electromagnetic engineering and science
    • /
    • 제17권2호
    • /
    • pp.98-104
    • /
    • 2017
  • This work describes the development and comparison of two phase-locked loops (PLLs) based on a 65-nm CMOS technology. The PLLs incorporate two different topologies for the output voltage-controlled oscillator (VCO): LC cross-coupled and differential Colpitts. The measured locking ranges of the LC cross-coupled VCO-based phase-locked loop (PLL1) and the Colpitts VCO-based phase-locked loop (PLL2) are 119.84-122.61 GHz and 126.53-129.29 GHz, respectively. Th e output powers of PLL1 and PLL2 are -8.6 dBm and -10.5 dBm with DC power consumptions of 127.3 mW and 142.8 mW, respectively. Th e measured phase noise of PLL1 is -59.2 at 10 kHz offset and -104.5 at 10 MHz offset, and the phase noise of PLL2 is -60.9 dBc/Hz at 10 kHz offset and -104.4 dBc/Hz at 10 MHz offset. The chip sizes are $1,080{\mu}m{\times}760{\mu}m$ (PLL1) and $1,100{\mu}m{\times}800{\mu}m$ (PLL2), including the probing pads.

FET 스위치 모델을 이용한 E급 주파수 체배기 특성 해석 (Characteristics Analysis of Class E Frequency Multiplier using FET Switch Model)

  • 주재현;구경헌
    • 한국항행학회논문지
    • /
    • 제15권4호
    • /
    • pp.596-601
    • /
    • 2011
  • 본 논문에서는 간단한 회로구조와 높은 효율을 갖는 스위칭 방식의 E급 주파수 체배기에 대한 연구를 수행하였다. 주파수 체배는 능동소자의 비선형성에 의해 발생하는데 본 논문에서는 FET 능동소자를 간단한 스위치 및 기생소자 성분 모델로 근사하여 특성을 해석하고자 하였다. FET를 입력에 의해 동작하는 스위치 및 기생소자로 모델링하고 E급 주파수 체배기의 정합소자 값을 유도하였다. ADS시뮬레이터를 이용하여 출력 전압과 전류 파형 및 효율을 시뮬레이션하고 기생성분에 따른 변화를 연구하였다. 기생 커패시턴스, 저항, 인덕턴스에 의한 영향을 시뮬레이션하였으며 입력주파수 2.9GHz, 바이어스전압 2V일 때, 출력주파수 5.8GHz에서 기생커패시턴스가 0pF에서 1pF으로 변화함에 따라 드레인효율은 98%에서 28%로 감소하여 기생커패시턴스 CP가 FET의 기생 성분 중 가장 큰 영향을 끼친 것을 확인했다.

주파수 체배기를 이용한 이중대역 무선 송신부 설계 (Design of Dual-Band WLAN Transmitter with Frequency Doubler)

  • 노희정
    • 조명전기설비학회논문지
    • /
    • 제22권6호
    • /
    • pp.116-126
    • /
    • 2008
  • 본 논문에서는 2.4[GHz]와 5[GHz]로 동작하는 Dual-band WLAN 송신기의 설계에 대하여 기술한다. Dual-band WLAN 송신기는 2.4[GHz] 대역과 5[GHz] 대역에서 각각 동작할 수 있도록 설계되었다. 이중대역의 구조를 갖는 송신 부는 2.4[GHz] 과 5[GHz] 주파수에서 동작하는 증폭기와 두 개의 VCO(Voltage Controlled Oscillator)또는 주파수 가변 범위가 매우 넓은 VCO를 사용해야 한다. 이 문제는 크기와 소비전력으로 나타나며, 이를 해결하기 위하여 이중대역 송신 모듈을 제안하였다. 이 송신부는 단일 송신 블럭을 사용하여 입력되는 주파수와 인가하는 바이어스 전압에 따라, IEEE 802.11b/g의 2.4[GHz] 대역신호에 대해서는 증폭기로 동작하고 IEEE로 802.11a의 5.8[GHz] 대역신호는 주파수 체배 방식을 이용하여 출력신호를 얻도록 설계하였다. 출력스펙트럼은 중심주파수에서 각각 +11[GHz], +20[MHz], +30[MHz] offset인 주파수에서 적응형 방식이 아닌 경우와 비교하여 4[dB], 6[dB], 16[dB]의 ACPR특성이 향상되었으며, IEEE 802.11a 무선 랜 송신스펙트럼 마스크 규격을 만족하였다.

$CeO_2$을 첨가한 $Pb(Mg, Te, Mn, Nb)O_3-PZT$계 세라믹스의 물리적 성질과 압전트랜스의 출력특성 (Physical Properties and Out-put Characteristics of Piezoelectric Transformer of $Pb(Mg, Te, Mn, Nb)O_3-PZT$ Ceramics with Addition of $CeO_2$)

  • 박순태;정수태;이종헌
    • 한국세라믹학회지
    • /
    • 제30권9호
    • /
    • pp.761-767
    • /
    • 1993
  • Electrical and mechanical properties of Pb(Mg, Te, Mn, Nb)O3-PZT ceramics are investigated as a function of CeO2 addition (0 to 0.3wt%), and the output characteristics of piezoelectric transformer are also presented. The grain size decreased and the shapes of particles were more uniform with the addition of CeO2. The coercive electric field(9500V/cm), mechanical quality factor (2500) and bend strength (1065kg/$\textrm{cm}^2$) were improved by addition of CeO2 0.2wt%. After repetition of a number of stress cycles, the degradation of k33 was not found in this sample. The voltage step-up ratio (Vdc/Vrms) of piezoelectric ceramic transformer (half wavevoltage doubler, load resistor 100M.ohm) was about 950 in a linear region, its value was relatively higher than other materials.

  • PDF

W-대역 Total Power Radiometer 설계 및 제작 (Design and Fabrication of a W-band Total Power Radiometer)

  • 정명숙
    • 한국군사과학기술학회지
    • /
    • 제9권2호
    • /
    • pp.103-110
    • /
    • 2006
  • We present a W-band radiometer to detect the metal targets on the ground environment. The type of the designed radiometer is the total power radiometer(TPR) for the simple configuration. The front end of the TPR consists of only the Mixer and LO for miniaturizing the system. Because the radiometer system does not use the low noise amplifier, we use matching circuits and a diode detector configured as a voltage doubler to compensate the degradation of sensitivity. We solve the temperature variation problems by filtering the reference voltages of the radiometer output signals. Through some experiments, we have verified that the designed radiometer system has good performances in detecting metal targets lying at several hundred meters.

2차 고조파의 병렬 궤환을 이용한 새로운 구조의 전압 제어 Hair-pin 공진 발진기에 관한 연구 (A Study on the new structure Voltage Controlled Hair-pin Resonator Oscillator using parallel feedback of second-harmonic)

  • 민준기;하성재;이근태;안창돈;홍의석
    • 한국통신학회논문지
    • /
    • 제27권5C호
    • /
    • pp.530-534
    • /
    • 2002
  • 본 논문에서는 발진기의 안정도를 높이기 위해 2차 고조파를 병렬 궤환하는 새로운 구조로 자체 위상고정의 효과를 나타낼 수 있도록 제안하였다. 이 구조는 Hair-Pin 공진 발진기를 사용한 대역통과 여파기, 방향성 결합기, 기본주파수 발진기, 체배기, 그리고 출력전력의 궤환 및 격리를 위한 Wilkinson 전력분배기로 구성되었다. 제안된 발진기는 19.5GHz에서 2.5dBm의 출력을 나타내었으며 기본 주파수 억압 -25 dBc, 위상잡음은 중심주파수 19.5 GHz의 10 kHz offset 지점에서 -76.52 dBc/Hz의 안정된 특성을 얻었다.

Dickson Charge Pump with Gate Drive Enhancement and Area Saving

  • Lin, Hesheng;Chan, Wing Chun;Lee, Wai Kwong;Chen, Zhirong;Zhang, Min
    • Journal of Power Electronics
    • /
    • 제16권3호
    • /
    • pp.1209-1217
    • /
    • 2016
  • This paper presents a novel charge pump scheme that combines the advantages of Fibonacci and Dickson charge pumps to obtain 30 V voltage for display driver integrated circuit application. This design only requires four external capacitors, which is suitable for a small-package application, such as smart card displays. High-amplitude (<6.6 V) clocks are produced to enhance the gate drive of a Dickson charge pump and improve the system's current drivability by using a voltage-doubler charge pump with a pulse skip regulator. This regulation engages many middle-voltage devices, and approximately 30% of chip size is saved. Further optimization of flying capacitors tends to decrease the total chip size by 2.1%. A precise and simple model for a one-stage Fibonacci charge pump with current load is also proposed for further efficiency optimization. In a practical design, its voltage error is within 0.12% for 1 mA of current load, and it maintains a 2.83% error even for 10 mA of current load. This charge pump is fabricated through a 0.11 μm 1.5 V/6 V/32 V process, and two regulators, namely, a pulse skip one and a linear one, are operated to maintain the output of the charge pump at 30 V. The performances of the two regulators in terms of ripple, efficiency, line regulation, and load regulation are investigated.

열전에너지 수확이 가능한 공진형 DC/DC 컨버터의 동작 해석 (Operation Analysis of Resonant DC/DC Converter able to Harvest Thermoelectric Energy)

  • 김혁진;정교범;조관열;최재호
    • 전력전자학회논문지
    • /
    • 제15권2호
    • /
    • pp.150-158
    • /
    • 2010
  • 본 논문은 입력단 전압과 출력단 부하전압의 상대적 크기에 따라 동작모드가 다르게 구성되며, 열전에너지 수확이 가능한 새로운 공진형 DC/DC 컨버터의 동작 특성을 해석한다. 공진형 DC/DC 컨버터는, 직류 입력전원에 연결 되는 LC 공진회로와, 공진회로의 캐패시터 전압이 최대일 때 부하측으로 에너지를 전달하는 펄스형 공진 컨버터로 구성되어있다. 입력단 LC 공진회로의 캐패시터는 전압의 최대값이 입력전압의 최대값의 2배가 되는 Voltage Doubler의 특성을 갖는다. 제안한 컨버터는 공진 캐패시터 전압의 최대값과 부하전압의 상대적 크기에 따라서 승압형 연결, 혼합형 연결, 직접연결의 3가지 동작특성을 가진다. 승압형 연결은 공진 캐패시터 전압의 최대값이 부하전압보다 작은 경우이다. 혼합형 연결은 공진 캐패시터 전압의 최대값이 부하전압보다 큰 경우이며, 스위칭 주기에 직접연결과 승압형 연결이 연속하여 나타난다. 직접연결은 입력단 전압의 크기가 부하전압보다 큰 경우이며, 입력단 에너지가 부하측으로 컨버터의 스위칭 동작 없이 직접 전달된다. 공진형 DC/DC 컨버터 회로의 동작원리를 설명하고, PSPICE 시뮬레이션 및 실험을 통하여 검증하였으며, 열전에너지 수확분야에 활용 가능성을 제시하였다.

1.2kW 14V 저전압 고효율 플-브릿지 DC-DC 컨버터 설계 (Design of a 1.2kW 14V Low Voltage Output High Efficiency Full-Bridge DC-DC Converter)

  • 장동욱;김훈;김희준
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 학술대회 논문집 정보 및 제어부문
    • /
    • pp.524-525
    • /
    • 2008
  • 본 논문에서는 각각의 스위치 시비율(Duty ratio)의 변화를 이용한 기존의 풀-브릿지 방식과 두 쌍의 스위치 신호 위상 변화를 이용한 위상천이 풀-브리지(Phase-shift Full-bridge) 방식의 차이점을 서술하였다. 위상천이 컨버터의 안정성을 연구하기 위하여, 출력 전류의 맥동(ripple)을 작게 하는 배전류(Current Doubler) 정류회로와 효율을 높이기 위한 동기 정류기(Synchronous Rectifier)를 포함한 평균화 된 스위치 모델을 제안한다. 이 모델을 이용하여 PSPICE 시뮬레이션을 통해 안정성을 고찰하였으며 1.2kW급 170-14V DC-DC 컨버터의 시작품을 제작 후 시뮬레이션 결과와 시작품 결과를 비교하였다. 시뮬레이션의 경우 위상여유는 $58^{\circ}$ 시작품의 위상여유는 $68^{\circ}$로 나타났으며 교차주파수는 12kHz로 동일하게 나오는 것을 확인하였다. 따라서 제안한 시뮬레이션 모델을 이용하여 실제 회로의 안정성을 예측할 수 있으며 이를 실제 회로 제작에 활용 할 수 있다.

  • PDF

역 E급 2.9 GHz/5.8 GHz 주파수 체배기 설계 (Design of Inverse Class E 2.9 GHz/5.8 GHz Frequency Multiplier)

  • 김태훈;주재현;구경헌
    • 한국전자파학회논문지
    • /
    • 제22권2호
    • /
    • pp.148-153
    • /
    • 2011
  • 본 논문에서는 2.9 GHz 입력 신호를 인가하여 5.8 GHz 대의 무선 랜 신호를 생성하는 역 E급 주파수 체배기를 설계하였다. 설계된 역 E급 주파수 체배기는 기존에 제시된 E급 주파수 체배기보다 작은 인덕턴스 소자값을 사용하고 낮은 피크 드레인 전압에 의해 트랜지스터에 걸리는 부담이 적어진다. 측정한 결과 5.8 GHz에서 15dBm이 인가됐을 때 출력 전력은 21 dBm, 체배 이득은 6 dB, 전력 부가 효율은 35 %의 특성을 나타내었다.