• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2004년도 제22회 춘계학술대회논문집
• /
• pp.532-543
• /
• 2004

The present work have been developed the interpretation processor including the behavior of material failure and the separation phenomena under transient dynamic loading (the operation of explosive bolt) using AUTODYN V4.3, SoildWork 2003 and TrueGrid V2.1 programs. It has been demonstrated that the interpretation in ridge-cut explosive bolt under dynamic loading condition should be necessary to the appropriate failure model and the basic stress of bolt failure is the principal stress. The use of this interpretation processor developing the present work could be extensively helped to design the shape and the amount of explosives in the explosive bolt having a complex geometry. It is also proved that the interpretation processor approach is an accurate and effective analysis technique to evaluate the separation mechanism in explosive bolts.

• 전기학회논문지P
• /
• 제52권2호
• /
• pp.85-90
• /
• 2003

This paper has presented the efficient implementation of MPEG-4 simple profile video decoder, which is used as video compression standard in mobile video communication. We have used the ARM9 processor in implementing this MPEG-4 simple profile, which requires much processing power and low power implementation. At first we implemented with C-language under the PC environment with ADS(ARM Developer Suite) environment, and then we have tried to reduce a clock cycle for a power consumption optimization through conversion an assembly language for C-code partly. We have verified the processor is operated at 22.47MHz operation after optimization, but 148MHz before optimization.

• 대한원격탐사학회:학술대회논문집
• /
• 대한원격탐사학회 2002년도 Proceedings of International Symposium on Remote Sensing
• /
• pp.70-73
• /
• 2002

This paper describes the way to embody the grid coverage and the grid coverage processor which can construct pipelines. The pipeline constructed by the developed grid coverages has internal pipelines that have different resolution and it provides the way of access to very large datasets efficiently. Several operations, such as filtering, image enhancement and band operation, are embedded in the developed grid coverage and grid coverage processor COM components. The practical usefulness of the developed grid coverage and grid coverage processor has been proven by applying them in developing an image processing software for very large images.

• 한국전자통신학회논문지
• /
• 제17권4호
• /
• pp.633-640
• /
• 2022

다양한 분야에 서비스 로봇이 적용됨에 따라 각 임무에 적합한 영상처리 알고리즘을 빠르고 정확하게 수행할 수 있는 영상처리 프로세서에 관한 관심이 높아지고 있다. 본 논문에서는 로봇에 적용 가능한 영상처리 프로세서 설계방법을 소개한다. 제안한 프로세서는 CPU, GPU, FPGA가 융합된 형태로 AGX 보드, FPGA 보드, LiDAR-Vision 보드, Backplane 보드로 구성된다. 제안한 방법은 시뮬레이션 실험을 통해 검증한다.

• 한국위성정보통신학회논문지
• /
• 제9권4호
• /
• pp.97-103
• /
• 2014

위성탑재컴퓨터의 정상동작을 검증하기 위해 프로세서의 모니터링 및 디버깅은 필수적이며, 현재 Aeroflex Gaisler의 GRMON을 사용하고 있다. GRMON은 LEON 프로세서를 모니터링 및 디버깅하기 위한 다양한 기능을 제공하지만, 국내에서 제작한 위성탑재 컴퓨터에 사용할 수 없는 기능이 많기 때문에 가격 대비 성능이 낮다. 또한 LEON 프로세서의 DSU를 이용하면 모든 메모리맵에 접근이 가능하여 프로그램 실행 중 고장을 주입할 수 있음에도 불구하고, GRMON을 수정할 수 없기 때문에 그동안 위성탑재소프트웨어를 수정하여 하드웨어에 고장을 주입하는 방식을 사용하였다. 이런 고장주입 방법은 위성탑재소프트웨어의 형상을 변경하는 것이므로 고장에 따른 소프트웨어의 영향성을 정확히 판단할 수 없다. 이에 향후 저궤도 관측위성에 적용될 LEON2FT AT697F프로세서를 탑재한 차세대 위성탑재컴퓨터(NGSCB, Next Generation Spacecraft Control Board)에서 프로세서 디버깅을 위한 기본 기능을 제공하고, 실제 위성에 탑재되는 위성탑재소프트웨어와 동일한 환경에서 하드웨어 고장을 주입할 수 있는 시스템을 설계 및 구현하였다.

• 한국정보통신학회논문지
• /
• 제26권4호
• /
• pp.548-555
• /
• 2022

본 논문은 타원곡선 디지털 서명 알고리듬 (Elliptic Curve Digital Signature Algorithm; ECDSA)의 핵심 연산으로 사용되는 타원곡선 암호 (Elliptic Curve Cryptography; ECC)의 하드웨어 구현에 대해 기술한다. 설계된 ECC 프로세서는 NIST P-521 곡선 상의 8가지 연산 모드 (점 연산 4가지, 모듈러 연산 4가지)를 지원한다. 점 스칼라 곱셈 (PSM)에 필요한 연산량을 최소화하기 위해 5가지 PSM 알고리듬과 4가지 좌표계에 따른 연산 복잡도 분석을 토대로 radix-4 Booth 인코딩과 수정된 자코비안 좌표계를 적용하여 설계하였다. 모듈러 곱셈은 수정형 3-Way Toom-Cook 정수 곱셈과 수정형 고속 축약 알고리듬을 적용하여 구현되었다. 설계된 ECC 프로세서는 xczu7ev FPGA 디바이스에 구현하여 하드웨어 동작을 검증하였다. 101,921개의 LUT와 18,357개의 플립플롭 그리고 101개의 DSP 블록이 사용되었고, 최대 동작주파수 45 MHz에서 초당 약 370번의 PSM 연산이 가능한 것으로 평가되었다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.795-803
• /
• 2017

블록암호 ARIA와 AES를 단일 회로로 통합하여 구현한 이중표준지원 암호 프로세서에 대해 기술한다. ARIA-AES 통합 암호 프로세서는 128-비트, 256-비트의 두 가지 키 길이를 지원하며, ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. ARIA와 AES의 알고리듬 공통점을 기반으로 치환계층과 확산계층의 하드웨어 자원이 공유되도록 최적화 하였으며, on-the-fly 키 스케줄러가 포함되어 있어 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. ARIA-AES 통합 프로세서를 $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 54,658 GE로 구현되었으며, 최대 95 MHz의 클록 주파수로 동작할 수 있다. 80 MHz 클록 주파수로 동작할 때, 키 길이 128-b, 256-b의 ARIA 모드에서 처리율은 각각 787 Mbps, 602 Mbps로 예측되었으며, AES 모드에서는 각각 930 Mbps, 682 Mbps로 예측되었다. 설계된 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.345-348
• /
• 2002

This paper presents new fast scalar multiplier of elliptic curve cryptosystem that is regarded as next generation public-key crypto processor. For fast operation of scalar multiplication a finite field multiplier is designed with LFSR type of bit serial structure and a finite field inversion operator uses extended binary euclidean algorithm for reducing one multiplying operation on point operation. Also the use of the window non-adjacent form (WNAF) method can reduce addition operation of each other different points.

• Journal of the Korean Society for Industrial and Applied Mathematics
• /
• 제10권1호
• /
• pp.95-105
• /
• 2006

기계적인 동작에 기반을 둔 디스크의 동작 특성 때문에 디스크의 속도는 처리기에 비하여 매우 느리다. 반도체기술의 발전으로 처리기의 속도 향상이 비약적으로 이루어지는 반면 디스크의 속도향상은 기계적인 동작특성 때문에 속도향상이 매우 제한적으로 이루어지고 있다. 따라서 컴퓨터시스템 전체의 성능향상을 이루이기 위하여 병목현상을 일으키는 디스크 입출력시스템의 성능을 개선할 수 있는 연구가 필수적이다. 처리기와 I/O subsystem의 속도차이를 해결하기 위한 하나의 기법으로 버퍼 캐시와 디스크 캐시를 두는 기법들이 사용되고 있다. 본 논문에서는 버퍼캐시와 디스크 캐시사이에 디스크 블록 중복을 제한하고, 재 참조 될 가능성이 높은 디스크 블록을 오랫동안 캐시에 유지하게 함으로 캐시 hit ratio를 높여 디스크 접근을 줄이고 신속하게 처리기에 디스크 블록을 서비스하여 시스템의 성능을 개선하는 효율적인 버퍼 캐시 및 디스크 캐시 관리기법을 제안하였고 시뮬레이션을 통하여 제안된 기법의 성능을 평가하였다.

• 전자공학회논문지 IE
• /
• 제48권3호
• /
• pp.20-25
• /
• 2011

본 논문은 와이브로 통신환경에서 SDR(Software Defined Radio) 시스템을 위한 실행속도 증진 방법을 개발하였다. 본 논문에서는 SDR 기능 구현을 위해 GPU(Graphics Processing Unit)라는 새로운 프로세서를 사용하였다. 일반적으로 통신시스템에서는 DSP(Digital Signalling Processor)나 FPGA(Field Programmable Gate Array)를 이용하여 시스템을 구현한다. 그러나 이러한 프로세서는 장단점이 커서 구현 및 디버깅을 하기 어렵다. GPU는 다수의 프로세서로 구성되어 있어 벡터 처리에 적합하며, 각 프로세서는 thread의 셋으로 구성이 되어 있다. 본 논문에서는 GPU만의 자원뿐만 아니라 CPU 자원 까지 사용하기 위한 Framework 또한 구현하였다. 다양한 실험결과, 본 제안 시스템이 와이브로 환경에서 우수한 성능을 제공함을 확인할 수 있었다.