• 한국정보통신학회논문지
• /
• 제7권1호
• /
• pp.100-105
• /
• 2003

본 논문에서는 CMOS 연산증폭기에 존재하는 모든 단락고장(short fault)과 개방고장(open fault)을 효과적으로 검출할 수 있는 새로운 테스트 방식을 제안한다. 제안하는 테스트 방식은 단위이득 대역폭(unit gain bandwidth)보다 큰 주파수를 가치는 단일 정현파를 이용한다. 이 방식은 하나의 테스트 패턴으로 모든 대상고장을 검출할 수 있으므로 테스트 패턴 생성을 위한 알고리즘이 간단하다. 따라서 패턴 생성 시간이 짧고, 테스트 비용을 줄일 수 있는 장점을 가지고 있다. 제안한 테스트 방식을 검증하기 위하여 2단 연산 증폭기를 설계하였으며, HSPICE 모의실험을 통하여 대상 고장에 대하여 높은 고장검출율(fault coverage)을 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.189-192
• /
• 2000

In this paper, we propose the novel test method to detect short and open faults in CMOS Op-amp. The proposed method is composed of two test steps - the offset and the high frequency test. Using HSPICE simulation, we get a 100％ fault coverage. To verify the proposed method, we design and fabricate the CMOS op-amp that contains various short and open faults through Hyundai 0.65$\mu\textrm{m}$ 2-poly 2-metal CMOS process. Experimental results of fabricated chip demonstrate that the proposed test method can detect short and open faults in CMOS Op-amp.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제49권2호
• /
• pp.85-92
• /
• 2000

30 kVA rotating-field type Super-Conducting Generator is built and tested with intensive FE(Finite Element) analysis. The generator is driven by VVVF inverter-fed induction motor. Open Circuit Characteristic(OCC) and Short Circuit Characteristic(SCC) are presented in this paper. Also, the test result under the light load(up to 3.6 kW) are given. From the design stage, 2-D FE analysis coupled with the external circuit has been performed. The external circuit includes the end winding resistance and reactance as well as two dampers. When compared with the test data, the FE analysis results show a very good agreement.

• 한국초전도ㆍ저온공학회논문지
• /
• 제3권2호
• /
• pp.32-38
• /
• 2001

A 30[kVA] superconducting generator (SCG) is built and tested at Korea Electrotechnology Research Institute (KERI) in Korea. This superconducting generator has an air-gap winding instead of the typical steel teeth structure. The rotor has 4 field coils of race-track type with NbTi superconducting wired. The rotor is composed of two dampers and a liquid helium composed of two dampers and a liquid helium container in which the field poles reside. The space between the outermost damper and the container is vacuum insulated. A ferrofluid seal is used between the stationary part connected to the couping and the rotor. A helium transfer coupling(HTC) has 3 passages of the recovered heilum gas and a gas flow control system. The open circuit test and sustained short circuit test are preformed to obtain the open circuit characteristics (OCC) and short circuit characteristics (SCC) Also. the test results usder the light load (up to 3.6[kW]) are given. The structure, manufacturing and basis test of the 30[kVA]SCG are discussed.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.269-272
• /
• 1988

This paper deals with the test strategy on the short-open for the printed circuit board. A group testing algorithm, which is the several testing point to be measured redefined as one of the testing points, was suggested. As a result, the total testing time was reduced to 30${\sim}$50 percent.

• 한국정보통신학회논문지
• /
• 제16권2호
• /
• pp.313-318
• /
• 2012

본 논문에서는 $30{\mu}m$ 이하의 초 미세 피치를 가진 칩 온 필름(chip-on-film, COF)에서 자주 발생하는 결함을 자동으로 검출할 수 있는 시스템을 제안한다. 개발된 시스템은 초 미세 패턴의 개방 및 단락 결함 뿐만아니라 소프트 개방 및 소프트 단락을 신속히 검출할 수 있는 회로 및 기술이 적용되어 있다. 결함 검출의 기본 원리는 결함 전의 패턴 저항값과 결함 후의 패턴 저항값 차에 의해 발생하는 미세 차동 전압을 읽어서 결함 유무를 판단한다. 또한 미세전압 차를 증폭시켜 결함 유무를 쉽게 판단할 수 있도록 고주파 공진기를 이용한다. 제안된 시스템은 초미세 패턴 COF 검사 과정에서 발생하는 다양한 결함을 신속하고 정확히 검출할 수 있으므로 기존의 COF 검사 시스템의 대안이 될 것으로 기대한다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2013년도 춘계학술대회 논문집
• /
• pp.1259-1260
• /
• 2013

• 전자공학회논문지B
• /
• 제33B권7호
• /
• pp.70-79
• /
• 1996

To increase the functionality of the memories, previous studies have deifned faults models and proposed functional testing algorithms with low complexity. Although conventional testing depended strongly on functional (voltage) testing method, it couldn't detect short and open defects caused by gate oxide short and spot defect which can afect memory reliability. Therefore, IDDQ (quiescent power supply current) testing is required to detect defects and thus can obtain high reliability. In this paper, we consider resistive shorts on gate-source, gate-drain, and drain-source as well as opens in mOS FET and observe behavior of the memory by analyzing voltage at storge nodes of the memory and IDDQ resulting from PSPICE simulation. Finally, using this behavioral analysis, we propose a linear testing algorithm of complexity O(N) which can be applicable to both functional testing and IDDQ testing simultaneously to obtain high functionality and reliability.

• 한국정보통신학회논문지
• /
• 제17권8호
• /
• pp.1899-1907
• /
• 2013

본 논문에서는 초미세 패턴으로 구성된 칩-온-필름(Chip-on-Film, COF) 패키징 작업에서 발생하는 결함들을 참조영상에 기초하여 효율적으로 검출하고 분류하는 시스템을 제안한다. COF패키징 제작 과정에서 발생하는 치명적인 결함은 개방(open), 일부개방(mouse bite, near open), 단락(hard short) 및 돌기(protrusion, near short, soft short) 등을 포함한다. 이러한 결함을 검출하기 위해서는 기존에 직접 육안으로 식별하거나 또는 전기회로 설계를 이용하는 방법을 사용하였다. 그러나 이러한 방법은 매우 많은 시간과 고비용이 요구되는 단점이 있다. 본 논문에서는 참조영상을 사용하여 효과적으로 결함유무를 판단하고 결함이 발생되는 경우에 결함의 종류를 4 가지 형태로 분류하는 시스템을 제안한다. 제안방식은 검사영상의 전처리, 관심영역 추출, 지역이진분석에 의한 이물 특징 분석과 분류 등을 포함한다. 수많은 실험을 통해, 제안된 시스템은 초미세 패턴을 가진 COF의 결함 검사 및 분류에 대해 기존의 방식에 비해 시간과 경비를 줄이는데 효과적임을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제3권2호
• /
• pp.105-112
• /
• 1998

본 논문에서는 다중 보드를 시험하기 위한 새로운 구조인 확장된 스캔 경로(ESP: Extended Scan Path) 구조를 제안한다. 보드를 시험하기 위한 기존의 구조로는 단일 스캔경로와 다중 스캔 경로가 있다. 단일 스캔경로 구조는 시험 데이타의 전송 경로인 스캔 경로가 하나로 연결되므로 스캔 경로가 단락이나 개방으로 결함이 생기면 나머지 스캔 경로에올바른 시험 데이타를 입력할 수 없다. 다중 스캔 경로 구조는 다중 보드 시험 시 보드마다별도의 신호선이 추가된다 그러므로 기존의 두 구조는 다중 보드 시험에는 부적절하다. 제안된 ESP 구조를 단일 스캔 경로 구조와 비교하면, 스캔 경로 상에 결함이 발생하더라도 그 결함은 하나의 스캔 경로에만 한정되어 다른 스캔 경로의 시험 데이타에는 영향을 주지않는다. 뿐만 아니라, 비스트 (BIST: Built In Self Test)와 IEEE 1149.1 경계면 스캔 시험을 병렬로 수행함으로써 시험에 소요되는 시간을 단축한다. 본 논문에서는 제안한 ESP 구조와 기존 시험 구조의 성능을 비교하기 위해서 수치적 비교를 한다.