• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.3178-3180
• /
• 2000

In this thesis, a controller which is appropriate for uses of scanner with small error and high speed response is proposed. Recently the application field of scanner is on increase. In case of applying to laser marking, the error of scanner has bad effect to quality. Also it can make difficulties in applying laser show that makes images, unless the high speed response is not realized. For these reasons, a controller that can adjust error and response is need. Because scanner must respond to step input that is put between a few millisecond and hundreds of microsecond with small revolution angle ranges, it is advantageous to have small inertia and large torque. First, the property of scanner is treated, and then using Op-amp and passive components and applying feedback compensation PID controller to design, the effects by controller coefficients are introduced.

• 한국통신학회논문지
• /
• 제7권2호
• /
• pp.47-54
• /
• 1982

본 논문에서는 A/D, D/A 변환의 한 방식인 1-bit interpolation 방법을 개선, 보완한 1-bit interpolation per-channel u-law companding PCM변환방법을 제시하고 실험회로를 구성하여 이의 동작을 확인하였다. 실험회로는 시중에서 입수하기 수월한 소자들인 TTl, logic IC 및 741 OP Amp 등으로 구성하였다. 실험결과로서는 40dB에 걸친 입력 dynamic range와 40dB 이상의 출력 dynamic range를 얻을 수 있었다. 본 논문에서 제시한 per-channel A/D, D/A변환기는 현용의 공통 codec의 단점을 충분히 보완시킬 수 있을 뿐 아니라 다중화에 있어서도 상당한 잇점을 지니고 있다.

• 한국태양에너지학회 논문집
• /
• 제33권6호
• /
• pp.92-97
• /
• 2013

This paper proposes DC offset current compensation method of transformerless fuel cell/PV PCS. DC offset current is generated by the unbalanced internal resistance of the switching devices in full bridge topology. The other cause is the sensitivity of the current sensor, which is lower than DSP in resolution. If power converter system has these causes, the AC output current in the inverter will generate the DC offset. In case of transformerless grid-connected inverter system, DC offset current is fatal to grid-side, which results in saturating grid side transformer. Several simulation results show the difficulties of detecting DC offset current. Detecting DC offset current method consists of the differential amplifiers and PWM is compensated by the output of the Op amp circuit with integrator controller. PSIM simulation verifies that the proposed method is simpler and more effective than using low resolution current sensor alone.

• 한국지능시스템학회논문지
• /
• 제17권4호
• /
• pp.569-574
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다. OFDM 방식의 고속 무선 데이터 통신을 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. 따라서, OFDM 통신방식의 단점인 전력문제를 보완하기 위해서 전류모드 FFT LSI가 제안되었고, 저소비전력 전류모드 FFT LSI를 동작시키기 위해서는 전류모드를 전압모드로 바꾸는 VIC(Voltage to Current Converter) 그리고 다시 전류모드를 전압모드로 바꾸어 주는 IVC(Current to Voltage Converter)가 필요하다. 그러나, OP-AMP로 구현되는 종래의 IVC는 회로규모가 크고, 전력소비가 크며, LSI 내에 크고 정확한 높은 저항을 필요로 한다. 또한 전류모드신호처리에서 많이 이용되는 Current Mirror 회로 등의 출력단자로부터 전류신호를 입력받은 경우, 입력단자간의 전위차가 발생하며, DC offset 전류가 발생하는 등의 문제점을 갖는다. 따라서 본 연구에서는 저전력 동작이 가능하고, 향후, single chip 응용이 가능한 IVC를 $0.35{\mu}m$ 공정에서 설계함으로서, $0.35{\mu}m$ 공정에서의 전류모드 FFT LSI의 전압모드 출력이 가능해졌다 설계된 IVC는 FFT LSI의 출력이 디지털신호로 환산한 ${\pm}1$인 점을 감안하여, 전류모드 FFT LSI의 출력이 $13.65{\mu}A$ 이상일 때에 3.0V의 전압을 출력하고, FFT LSI의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력하도록 하였으며, IVC의 총 소비전력은 약 1.65mV이하로 평가되었다.

• 한국전자파학회논문지
• /
• 제28권11호
• /
• pp.872-879
• /
• 2017

본 논문은 direct digital synthesizer, 연산 증폭기 및 이득/위상 검출기로 구성된 소형 임피던스 분석기를 사용하여 차분 주파수 영역 반사 계측을 기반으로 한 케이블 결함 모니터링 시스템을 제시한다. 제안된 시스템은 주파수 영역 반사계측을 위한 고가의 벡터 네트워크 분석기를 저비용으로 대체할 수 있으므로, 장기간 동안 다중 지점을 모니터링하는 센서 네트워크 구성이 가능하다. 이 시스템의 성능은 전원 케이블의 결함 지점을 진단하는 실험을 통해 검증하였다.

• 전기학회논문지
• /
• 제60권2호
• /
• pp.446-450
• /
• 2011

Tunable SC(Switched Capacitor) bandpass ${\Sigma}-{\Delta}$(Sigma-Delta) modulator used in wireless system receiver occurs a signal attenuation according to tuning of center frequency in signal bandwidth. In this paper, tunable bandpass 4th order SC bandpass ${\Sigma}-{\Delta}$ modulator with novel structure is proposed for rejection of signal attenuation in signal bandwidth. The existing structure uses a ten variable coefficient values for rejection of signal reduction in the modulator. But the proposed structure only use a two variable coefficient values for rejection of signal attenuation in the modulator. Also, an adder and comparator is replaced with a comparator having 4 inputs in the modulator. Therefore, the existing structure has one more OP-AMP. The purposed modulator was designed in $0.18\;{\mu}m$ CMOS technology. The resolution of the modulator within 310 kHz bandwidth and 40 MHz sampling frequency under 6.67 MHz, 10 MHz and 13.33 MHz intermediate frequency are over 10 bit.

• 한국정보처리학회논문지
• /
• 제4권8호
• /
• pp.2120-2132
• /
• 1997

아날로그 집적회로 설계 자동화를 위한 레이아웃 자동화 도구를 제안하였다. 구현된 시스템은 완전 주문형 방식을 채택하고 아날로그 레이아웃의 제약 조건을 고려하였다. 기존의 아날로그 레이아웃 자동화 도구들이 가지고 있는 단점을 보완하기 위하여 변수화된 모듈 라이브러리를 개발, 복잡한 아날로그 모듈들의 레이아웃을 지원하여 확장성을 극대화하였다. 또한 배선 과정에는 기존의 디크스트라 알고리즘을 개선한 종적 다중 경로 알고리즘을 적용하였다. 구현된 아날로그 레이아웃 자동화 도구는 비교기, 연산증폭기 그리고 필터등의 시험회로를 대상으로 시험 수행하였다. 기존의 자동화 도구인 OPASYN과 비교하여 웰 합병과 인터디지트형의 모듈로 레이아웃이 수행된 결과를 얻을 수 있었다.

• 한국군사과학기술학회지
• /
• 제19권3호
• /
• pp.379-386
• /
• 2016

In this paper, phase noise analysis result for 2.4 GHz PLL(phase locked loop) using SPD(sample phase detector) is proposed. It can be used for high performance frequency synthesizer's LO(local oscillator) to extend output frequency range or for LO of offset PLL to reduce a division rate or for clock signal of DDS(direct digital synthesizer). Before manufacturing, theoretical estimation of PLL's phase noise performance should be performed. In order to calculate phase noise of PLL using SPD, Leeson model is used for modeling phase noise of VCO(voltage controlled oscillator) and OCXO(ovened crystal oscillator). After theoretically analyzing phase noise of PLL, optimized loop filter bandwidth was determined. And then, phase noise of designed loop filter was calculated to find suitable OP-Amp. Also, the calculated result of phase noise was compared with the measured one. The measured phase noise of PLL was -130 dBc/Hz @ 10 kHz.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.347-348
• /
• 2007

On-chip micro humidity sensor, using $CN_x$ films for the sensing material, was designed, simulated, and fabricated with Op amp based readout circuit and diode temperature sensors. To compensate the temperature and other gases, two methods were applied. One is wheatstone-bridge with reference FET that eliminates other undesirable chemical species, and the other is a diode temperature sensor to compensate the temperature effect. $CN_x$ film can be a new humidity sensing material, and has a strong potential to adapt to smart sensors or multi-sensors using MEMS or nano-technology. A particular design technology for integration of sensors and systems together was proposed that whole fabrication process could be achieved by a standard CMOS process.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.917-918
• /
• 2007

The former earth leakage breaker is operating by total leakage current which is the vector-sum of resistive leakage current and capacitive leakage current. However, the electric disaster like the electric shock and fire is caused mainly by resistive leakage current. Therefore, the earth leakage breaker is ideal when it is operating by resistive leakage current. In this paper, the theory for finding the component of resistive leakage current from total leakage current is suggested and it is embodied to actual circuit. The resistive leakage current can be found by integrating the total leakage current during half cycle of line voltage. Thus, we can simply find resistive leakage current by using OP-AMP integrators, and we can confirm that the resistive leakage current is computed exactly from total leakage current obtained by resistive leakage current and capacitive leakage current. The results that the earth leakage breaker is operating within regular interrupt time are verified when the former earth leakage breaker's controller circuit is replaced by the proposed controller circuit.