• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.1011-1012
• /
• 2006

In this paper, implementation process of standard platform for T-DMB Receiver in low-cost and small-size are following: First, implement SoC for 32 bit RISC CPU and 16 bit DSP, Hardware H.264 CODEC, Post Processor or Video Display, Audio Processor, I/O Device. Second, implement Real Time OS for flexible application. Third, propose simple architecture for interface with peripheral devices using one-chip processor.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.647-649
• /
• 2004

When a controller is implemented by a one-chip processor with fixed-point operations, the finite alphabet problem usually occurs since parameters and signals should be taken in a finite set of values. This paper formulates PID finite alphabet PID control problem which combines the PID controller with the finite alphabet problem. We will propose a PID parameter tuning method based on an optimization algorithm under the finite alphabet condition. The PID parameters can be represented by a fixed-point representation, and then the problem is formulated as an optimization with constraints that parameters are taken in the finite set. Some simulation are to be performed to exemplify the performance of the PID parameter tuning method proposed in this paper.

• 한국통신학회논문지
• /
• 제17권3호
• /
• pp.297-306
• /
• 1992

G3 FAX용 1칩 이진 영상 처리기구현을 위하여 알고리즘들을 개발하였다. CCD또는 CIS로 부터의 ANALOG 신호를 DIGITIZING한 후, SHADING 및 GAMMA 보정 등의 전처리된 DATA의 화질 개선을 위하여 본 논문에서는 개선된 고화질 문서 이진화 알고리즘을 제안하고, 고화질 중간조를 위한 오차 확산 알고리즘 들을 분석하였으며, 혼재 모드 영상처리를 위해 퍼지 이론에 근거한 알고리즘을 새로이 제안하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1992년도 하계학술대회 논문집 B
• /
• pp.1176-1178
• /
• 1992

This paper shows enhanced working performance of the battery fork-lift truck by developing the IGBT full bridge dc-dc convertor using one-chip micro-processor. The PWM pulse is generated from a 16 bit one-chip micro-processor for the speed control of DC motor. In order to ensure the operation of IGBT and motor pecewisely, IGBT gate drive circuit was designed by using current limiting IC and hige voltage limit IC. And also It is able to regenerative braking.

• 대한전기학회논문지
• /
• 제40권12호
• /
• pp.1262-1268
• /
• 1991

The electric furnace which has time delay and time varying characteristics cannot be controlled easily. In this paper, a fuzzy controller for a electric furnace is implemented using one chip processor 8751 and IBM PC. The fuzzy controller is implemented in the PC. The One chip processor 8751 can sense the furnace internal temperature and pass it to IBM PC and generate the driving signal for SSR. The membership function of the fuzzy controller is determined by Least Square method. from the experiments, we can show that the fuzzy controller can improve robustness to the load variation. And the settling time is reduce 4500 (sec) to 2500 (sec).

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 추계학술대회
• /
• pp.776-779
• /
• 2010

본 논문은 CSAM의 게이트 피크 검출장치를 단일 칩 기반으로의 구현을 제안한다. 게이트 피크 검출장치의 구현은 VHDL을 이용한다. 제안된 방법은 초음파 현미경 뿐만 아니라 게이트 피크 검출을 이용하는 모든 시스템에 적용과 통합이 가능하며 기존의 방법과 비교하여 면적과 응용면에서 효율의 차별화를 제시한다.

• 대한전자공학회논문지
• /
• 제20권4호
• /
• pp.24-29
• /
• 1983

본 논문에서는 32bit 부동 소수점 처리장치를 IEEE 표준에 따른 데이터 양식에 맞도록 설계하여 TTLIC로서 구성하였고 이 시스템과 Z-80 마이크로프로세서와 부동 소수점 4칙 연산에 관한 실행시간을 비교해 본 결과 10배 이상의 시간단축을 보았다. 제어회로 설계에는 AHPL(A Hardware Programming Language)을 사용하였고 TTL IC로 구성하였으나 연산장치와 제어장치를 1칩으로 만들 수 있는 기초를 이룩하였다. 이것을 조금 더 복원하면 32bit 컴퓨터의 연산장치로써 사용될 수 있음을 확신하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.664-665
• /
• 2013

본 논문에서는 멀티미디어프로세서 구성의 한가지 방법을 제안하였다. 제안한 멀티미디어프로세서는 각각의 문자, 소리, 비디오를 한 개의 칩안에서 다룰 수 있으며, 멀티미디어의 특징인 인터렉티브의 기능을 갖고 있다. 특히 제안한 멀티미디어프로세서는 소프트웨어 없이도 메모리매상의 어드레싱이 가능하다. 제아난 멀티미디어프로세서는 가상현실에 적용이 가능하다.

• ETRI Journal
• /
• 제32권4호
• /
• pp.540-547
• /
• 2010

One of the critical issues in on-chip serial communications is increased power consumption. In general, serial communications tend to dissipate more energy than parallel communications due to bit multiplexing. This paper proposes a low-power bus serialization method. This encodes bus signals prior to serialization so that they are converted into signals that do not greatly increase in transition frequency when serialized. It significantly reduces the frequency by making the best use of word-to-word and bit-by-bit correlations presented in original parallel signals. The method is applied to the revision of an MPEG-4 processor, and the simulation results show that the proposed method surpasses the existing one. In addition, it is cost-effective when implemented as a hardware circuit since its algorithm is very simple.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.1177-1180
• /
• 2005

This paper present a method of constructing the multimedia processor architecture. The proposed multimedia processor architecture be able to handle each text, sound, and video in one chip. Also it have interactive function that is a characteristics of multimedia. Specially, the proposed multimedia processor be able to addressing nodes in memory map without software, and it is completely reconfigurable depend on data. Also it as able to process time and space common that have synchronous/asynchronous and it is able to protect continuous and dynamic media bus collision, and local and overall common memory structure. The proposed multimedia processor architecture apply to virtual reality and mixed reality.