• 한국공작기계학회논문집
• /
• 제11권5호
• /
• pp.45-52
• /
• 2002

In an end milling process, the undeformed chip section area and cutting forces vary periodically with the phase change of the tool. However, the real undeformed chip section area deviates from the geometrically ideal one owing to the cutter runout and tool shape error. In the current study, a method of estimating the real undeformed chip section area which reflects the cutter runout and tool shape error is presented during up-end milling processes of Inconel 718. The specific cutting forces, $K_r$ and $K_t$ are defined as the radial and tangential cutting forces divided by the modified chip section area, respectively. Both of the $K_{r}$ and $K_t$ values become smaller as the helix angle increases from $30^{\circ}$ to $40^{\circ}$. Whereas they become larger as the helix angle increases from $40^{\circ}$ to $50^{\circ}$. The $K_r$ and $K_t$ values show a tendency to decrease with increase of the modified chip section area.a.

• 대한전자공학회논문지SD
• /
• 제43권5호
• /
• pp.48-53
• /
• 2006

본 논문에서는 광통신용 광모듈 송수신부에 내장하기 위한 155.52 Mbps 단일 칩 및 2 칩에 의한 트랜시버 ASIC을 설계 제작한 다음 전기적 특성을 서로 비교 분석하였다. 단일 칩에서는 트랜스미터와 리시버를 하나의 실리콘 기판에 집적하여 트랜시버를 구현하기 위하여 잡음 및 상호 간섭 현상을 방지하기 위한 배치 상의 소자 격리 방법뿐만 아니라, 전원분리, 가드링, 격리장벽 등을 레이아웃 설계에 적용하였다. 각각의 칩을 사용하여 제작된 두 종류의 광모듈 특성을 서로 비교해 본 결과 단일 칩의 특성도 2 칩 버전에 비해 잡음 발생을 비롯한 전기적 특성 면에서 크게 손색이 없음을 확인할 수 있었다.

• 전기전자학회논문지
• /
• 제9권2호
• /
• pp.101-107
• /
• 2005

본 논문에서는 전자 디스펜서(dispenser)용 제어기를 단일 칩으로 설계하였다. 전자 디스펜서는 전자부분과 기계부분으로 구성되며, 전자부분은 이력 키패드, 제어기, 디스플레이 모듈과 펌프모듈로 구성된다. 본 논문에서 설계한 제어기는 LCD 소자와 모터 펌프를 제어하며 VHDL을 이용하여 설계하였다. LCD 소자로서 WX12864AP1을 사용하였으며, 스테핑 모터로는 SPS20을 사용하였다. 이 제어기는 Altera사의 Quartus 툴을 사용하여 설계 후, Agent 2000 설계 키트와 APEX20K 소자를 사용하여 LCD 모듈과 모터모듈에 연결하여 동작 검증함으로, 동작이 원활히 이루어짐을 확인하였다. 본 논문에서는 전자 디스펜서의 제어기 설계를 통해 전자 디스펜서의 전용 칩을 ASIC으로 구현하여 바이오기술 분야의 기기에 적용할 수 있는 가능성을 제시하였다.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.517-527
• /
• 2021

본 논문에서는 단일칩 마이컴을 이용한 위상변위 방식 직류-직류 전력변환기를 제안한다. 제안한 전력변환기의 1차측은 위상변위 방식에 의하여 단극성 펄스폭변조(unipolar PWM)로 동작하는 풀브리지 전력구조이며, 2차측은 4개의 다이오드로 구성된 풀브리지 전파정류기이다. 제안한 전력변환기의 제어는 단일칩 마이컴에 의해 수행되고, 그 MOSFET 스위치들은 부트스트랩 회로에 의해 구동된다. 그래서 전력변환기의 전체 시스템은 간단하다. 제안한 전력변환기는 공진회로와 저지커패시터를 이용하여 고효율을 달성한다. 본 논문에서는 먼저, 제안한 전력변환기의 전력회로의 동작을 각 동작모드를 따라 설명한다. 그리고 제안한 전력변환기의 전력회로 설계방식을 보이고 제안한 전력변환기를 동작시키는 마이컴 상의 소프트웨어 제어 알고리즘과 피드백 및 스위치 구동 회로에 관하여 간략히 설명한다. 그 후, 본 논문에서 제시한 설계와 구현방식에 의하여 설계하고 제작된 시제품 전력변환기의 실험결과를 통하여 제안한 전력변환기의 동작 특성을 입증한다. 실험결과에서 약 92% 정도의 최고 효율을 얻었다.

• 소성∙가공
• /
• 제15권9호
• /
• pp.667-672
• /
• 2006

Agglutination is one of the most commonly employed reactions in clinical diagnosis. In this paper, we have designed and fabricated nickel mold insert for injection molding of a microfluidic lab-on-a-chip for the purpose of the efficient detection of agglutination. In the presented microfluidic lab-on-a-chip, two inlets for sample blood and reagent, flow guiding microchannels, improved serpentine laminating micromixer(ISLM) and reaction microwells are fully integrated. The ISLM, recently developed by our group, can highly improve mixing of the sample blood and reagent in the microchannel, thereby enhancing reaction of agglutinogens and agglutinins. The reaction microwell was designed to contain large volume of about $25{\mu}l$ of the mixture of sample blood and reagent. The result of agglutination in the reaction microwell could be determined by means of the level of the light transmission. To achieve the cost-effectiveness, the microfluidic lab-on-a-chip was realized by the injection molding of COC(cyclic olefin copolymer) and thermal bonding of two injection molded COC substrates. To define microfeatures in the microfluidic lab-on-a-chip precisely, the nickel mold inserts of lab-on-a-chip for the injection molding were fabricated by combining the UV photolithography with a negative photoresist SU-8 and the nickel electroplating process. The microfluidic lab-on-a-chip developed in this study could be applied to various clinical diagnosis based on agglutination.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권11_12호
• /
• pp.629-638
• /
• 2005

시스템 온 칩 설계에서 온 칩 버스는 전체 시스템의 성능을 결정하는 중요한 요소이다. 특히 프로세서, DSP 및 멀티미디어 IP와 같이 보다 높은 버스 대역폭을 요구하는 IP가 사용될 경우 온 칩 버스의 대역폭 문제는 더욱 심각해진다. 이에 따라 최근 ARM 사에서는 고성능 온 칩 버스 구조인 ML-AHB 버스 매트릭스를 제안하였다. ML-AHB 버스 매트릭스는 시스템 내의 다중 마스터와 다중 슬레이브간의 병렬적인 접근 경로를 제공하여 전체 버스 대역폭을 증가시켜주고, 최근 많은 프로세서 요소들을 사용하는 휴대형 기기 및 통신 기기 등에 적합한 고성능 온 칩 버스 구조이다. 하지만 내부 컴포넌트인 입력 스테이지와 무어 타입으로 구현된 중재 방식으로 인해 마스터가 새로운 전송을 수행할 때 또는 슬레이브 레이어를 변경할 때 마다 항상 1 클럭 사이클 지연 현상이 발생된다. 본 논문에서는 이러한 문제점을 해결하기 위해 기존 ML-AHB 버스 매트릭스 구조를 개선하였다. 기존 버스 매트릭스 구조에서 입력 스테이지를 제거하고, 개선된 구조에 적합하도록 중재 방식을 변경하여 1 클럭 사이클 지연 문제를 해결하였다. 개선된 결과 4-beat incrementing 버스트 타입으로 다수의 트랜잭션을 수행할 경우, 기존 ML-AHB 버스 매트릭스에 비해 전체 버스 트랜잭션 종료 시간 및 평균 지연 시간이 각각 약 $20\%,\;24\%$ 정도 짧아졌다. 또한 FPGA의 슬라이스 수는 기존의 ML-AHB 버스 매트릭스보다 약 $22\%$ 정도 감소하였고, 클럭 주기도 약 $29\%$ 정도 짧아졌다.

• ETRI Journal
• /
• 제22권4호
• /
• pp.13-24
• /
• 2000

As more transistors are integrated onto bigger die, an on-chip multiprocessor will become a promising alternative to the superscalar microprocessor that dominates today's microprocessor marketplace. This paper describes key parts of a new on-chip multiprocessor, called Raptor, which is composed of four 2-way superscalar processor cores and one graphic co-processor. To obtain performance characteristics of Raptor, a program-driven simulator and its programming environment were developed. The simulation results showed that Raptor can exploit thread level parallelism effectively and offer a promising architecture for future on-chip multi-processor designs.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1069-1072
• /
• 1998

Recently the development of design and automation technology and manufacturing method, has reduced the cost of chip, but it becomes more difficult to test IC chip because test technique doesn't keep up with these techniques. In case of IC testing, obtaining test vectors to be able to detect good chip or bad one is very important, but according to increasing complexity, it is very complex and difficult. Another problem is that during testing, there could be capability of physical and electrical damage on chip. Also there is difficulty in synchronization between CUT (circuit under test) and Test equipment〔1〕. Because of these difficulties, built in self test has been proposed. Not only obtaining test vectors but also reducing test time becomes hot issues nowadays. This paper presents a new test BIST(built in self test) method. Proposed BIST implementation reduces test time and obtains high fault coverage. By searching internal nodes in which are inserted test_point_cells〔2〕and allocating TPG(test pattern generation) stages, test length becomes much shorter.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.190-195
• /
• 2005

The hearing aid chip described in this paper is an analog & digital mixed system. The design focuses on the$\mu$DSP core. This $\mu$DSP core includes internal time delays to two inputs from front and rear microphones. The paper consists of two parts; one is the composure and signal processing algorithm of digital hearing aids and the other is Verilog HDL codes for$\mu$DSP cores. All digital modules in the design were coded and synthesized by Verilog HDL codes which were verified by Mentor Graphics and Synopsis semiconductor chip design tools.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.951-954
• /
• 2002

This paper presents the implementation of hash functions for IPSEC chip. There is an increasing interest in high-speed cryptographic accelerators for IPSec applications such as VPNs (virtual private networks). Because diverse algorithms are used in Internet, various hash algorithms are required for IPSec chip. Therefore, we implemented SHA-1, HAS-160 and MD5 in one chip. These hash algorithms are designed to reduce the number of gates. SHA-1 module is combined with HAS-160 module. As the result, the required logic elements are reduced by 27%. These hash algorithms have been implemented using Altera's EP20K1000EBC652-3 with PCI bus interface.