

논문 2006-43SD-5-6

광모듈용 단일 칩 및 2 칩 트랜시버의 특성비교 연구

(A Study on the Characteristics Comparison of Single Chip and Two Chip Transceiver for the Fiber Optic Modules)

채 상 훈*, 정 현 채**

(Sang-Hoon Chai and Hyun-Chae Jung)

요 약

본 논문에서는 광통신용 광모듈 송수신부에 내장하기 위한 155.52 Mbps 단일 칩 및 2 칩에 의한 트랜시버 ASIC을 설계 제작한 다음 전기적 특성을 서로 비교 분석하였다. 단일 칩에서는 트랜스미터와 리시버를 하나의 실리콘 기판에 집적하여 트랜시버를 구현하기 위하여 잡음 및 상호 간섭 현상을 방지하기 위한 배치 상의 소자 격리 방법뿐만 아니라, 전원분리, 가드링, 격리장벽 등을 레이아웃 설계에 적용하였다. 각각의 칩을 사용하여 제작된 두 종류의 광모듈 특성을 서로 비교해 본 결과 단일 칩의 특성도 2 칩 버전에 비해 잡음을 발생할 비롯한 전기적 특성 면에서 크게 손색이 없음을 확인할 수 있었다.

Abstract

This paper describes the electrical characteristics of monolithic optical transceiver circuitry being used in the fiber optic modules. It has been designed and fabricated, and compared with two chips version transceiver when operates at 155.52 Mbps data rates. To avoid noise and interference between transmitter and receiver on one chip, layout techniques such as special placement, power supply separation, guard ring, and protection wall were used in the design. To compare the two kind of fiber optic modules using each chip, single chip version has similar properties to two chip version in the electrical characteristics as noise and others.

Keywords : 트랜시버, 단일 칩, 2 칩, 광통신 모듈, ASIC 설계, 제작

I. 서 론

ATM 통신, TCP-IP를 기반으로 하는 고속 인터넷 가입자망 등에서는 광통신 방식으로 대용량의 정보를 전송하게 된다. 따라서 광통신 송수신부에 위치하여 전기신호를 광신호로 변화 시켜주고, 광신호를 전기신호로 변화시켜주는 광모듈(fiber optic module)의 중요성이 급부상하고 있다. 광모듈은 정보의 양과 처리 속도의 증가 등을 고려해 볼 때 최대 가입자 1 인당 송수신기 1 세트 까지도 쓰일 수 있으므로 광통신이 보편화된다면 그 수요는 엄청나게 늘어날 것으로 판단된다. 그러나 현재 광모듈 개발은 전 세계적으로 몇몇 특정

업체에 의해 주도되고 있다. 그 중에서도 특히 LD, PD 구동을 위한 ASIC은 Maxim, Micrel 등 아날로그 칩 전문 업체에서 트랜스미터(transmitter) ASIC 및 리시버(receiver) ASIC의 2 칩 형태로 공급되고 있으며, 국내 개발은 미흡한 실정이다^{[1],[2],[3]}.

본 논문에서는 155.52 Mbps 신호 체계의 전기적 데이터 신호를 LD를 통하여 광신호로 변화해주고, PD를 통하여 수신된 광신호를 155.52 Mbps의 전기적 데이터 신호로 복원해 주는 트랜스미터와 리시버를 결합한 트랜시버 ASIC을 단일 칩으로 설계 제작하여 광모듈을 만든 다음 전기적 특성을 분석해 보았다. 또한, 같은 방법으로 설계 제작한 트랜스미터 ASIC 및 리시버 ASIC을 각각 사용한 2 칩 형태의 광모듈과 잡음을 비롯한 각종 전기적 특성을 비교해 볼 것으로 단일 칩의 광모듈 적용 가능성을 보고자 하였다.

* 평생회원, ** 정회원, 호서대학교 전자공학과
(Dept. of Electronics Engineering, Hoseo University).

접수일자 : 2005년9월23일, 수정완료일 : 2006년5월4일

II. 광모듈의 개요와 설계

그림 1은 광 송수신부에 사용하는 가입자용 광모듈의 구조를 대략적으로 나타낸 것이다. 광모듈은 전기신호를 광신호로 변화하는 송신부와 광섬유를 통해 들어온 광신호를 전기신호로 변환시켜주는 수신부로 구성되어 있다. 일반적으로 광모듈은 송신부 및 수신부 1쌍으로 구성되며, 송신부에 트랜스미터 ASIC을, 수신부에는 리시버 ASIC을 포함하고 있다.




그림 1. 광모듈의 구성도

Fig. 1. Block diagram of the fiber optic modules.

1. 송신부의 구성

그림 2는 광모듈의 송신부의 구조를 나타낸 그림이다. 송신부는 트랜스미터와 레이저 다이오드 모듈로 구성되어 있으며, 레이저 다이오드 모듈의 경우 광 발생을 위한 LD(laser diode)와, 발생된 광출력을 보상하기 위한 모니터 PD(photo diode)를 포함한다. 트랜스미터는 PECL(pseudo emitter coupled logic) 입력신호를 적합한 레벨로 변환시켜주는 입력 버퍼와, LD 구동회로로, 주위 온도 변화에 관계없이 일정한 광출력을 유지하기 위한 APC(automatic power control)회로로 구성된다 [4],[5].

2. 수신부의 구성

그림 3은 광모듈의 수신부의 구조를 나타낸 그림이다. 수신부는 리시버와 포토다이오드 모듈로 구성되어 있으며, 포토다이오드 모듈의 경우 광섬유를 통해 전송된 광신호를 전류신호로 변환하는 PD와, PD에서 출력된 전류를 전압으로 변환하는 전치증폭기(TIA : trans impedance amplifier)를 포함한다. 리시버는 전치증폭기의 출력 전압을 CMOS레벨로 증폭하는 제한증폭기(limit-amplifier)와, 신호 입력 유무를 감시하는




그림 2. 송신부의 구성도

Fig. 2. Block diagram of the transmitter.




그림 3. 수신부의 구성도

Fig. 3. Block diagram of the receiver.

LOS(loss of signal) 및 신호레벨을 CMOS에서 PECL로 변환해주는 버퍼 회로로 구성된다 [4],[5].

3. 레이아웃(Layout) 설계

서로 다른 위상 및 잡음을 갖는 트랜스미터와 리시버 부분을 하나의 칩으로 집적한 레이아웃 설계에서 가장 문제가 되는 것은 실리콘 기판(substrate)을 통한 소수 반송자(minority carrier), 전원라인을 통한 잡음 유입 및 상호간섭 현상이다. 이들 문제를 해결하기 위하여 세심한 레이아웃 설계가 필요하다. 2 칩 트랜시버의 경우 트랜스미터와 리시버를 따로 분리하여 제작하기 때문에 트랜스미터와 리시버 간의 소수 반송자, 잡음 유입 및 상호간섭 현상이 거의 없으나, 단일 칩의 경우 하나의 반도체 기판 위에 두 회로를 집적하므로 이 문제를 피할 수 없다. 본 연구에서는 이들 문제를 충분히 고려한 합리적인 레이아웃 설계를 하였다. 그림 4는 트랜시버 ASIC을 0.6 um 2-poly 2-metal CMOS 아날로그 공정기술로 레이아웃 설계한 도면이다. 즉, 트랜스미터와 리시버 부분을 하나의 칩으로 집적한 단일 칩 트랜시버의 레이아웃으로써, 윗부분이 리시버이고 아랫부분은 트랜스미터이다. 우선 트랜스미터와 리시버 모듈을 물리적으로 최대한 분리하였으며, 실리콘 기판을 통한 반대쪽 회로에서 발생한 소수 반송자가




그림 4. 설계된 칩의 레이아웃 도면

Fig. 4. Layout of the designed chip.

유입된 것을 막기 위하여 그림에서와 같이 두 모듈사이에 N+ 또는 P+ 확산층을 사용한 격리장벽(isolation wall)을 교대로 설치한 후 전원(VDD) 또는 접지(GND)에 연결하였다. 또한 블록 상호간의 전원 라인을 통한 잡음 유입 및 상호간섭 현상을 줄이기 위하여 각 모듈 뿐만 아니라 모듈 내의 중요 블록 간에도 전원을 철저히 분리하였으며, 블록 별로 N+/P+ 가드링(guard ring)을 두어 기판 잡음에 의한 상호 간섭을 최소화하고 래치업(latch-up)도 방지도록 하였다^[4].

III. 실험 결과 및 고찰

1. 칩 테스트를 위한 테스트 보드

그림 5는 단일 칩 트랜시버 ASIC의 성능을 테스트하기 위하여 테스트 보드를 사용하여 광모듈을 구성한 것이다. 보드에는 모니터용 포토다이오드가 포함된 1310 nm 파장의 레이저 다이오드 모듈과, TIA가 포함된 포토다이오드 모듈이 본 연구에 의해 설계 제작된 단일 칩 트랜시버와 결합되어 있다. 단일 칩과 비교하기 위한 2 칩 형태의 광모듈은 단일 칩과 같은 설계 및 제작 방법으로 만들어진 트랜스미터 및 리시버 칩을 각각 사용하여 COB(chip on bonding) 방법으로 현재 실제 쓰이고 있는 상용 제품 형태로 제작하였다.

2. 측정 및 결과분석

단일 칩과 2 칩 트랜시버를 장착한 광모듈의 전기적 특성을 서로 비교 분석하기 위하여 우선 신호 발생기로부터 155.52 Mbps에 해당하는 주파수인 77.76 MHz




그림 5. 단일 칩의 측정을 위한 테스트 보드

Fig. 5. Test board of the single chip.

의 구형파를 트랜스미터의 PECL 차동 입력단 부분에 인가한 다음 이 전기신호가 레이저 다이오드를 통해 광신호로 변환된 후 광섬유를 통하여 전송되게 하였다. 또한, 전송된 광신호가 포토다이오드를 통해 다시 전기 신호로 변환된 다음 리시버에서 원래 신호대로 복원된 PECL 출력이 나타나는지를 확인하는 루프백(loop-back) 실험을 하였다. 그림 6은 단일 칩 트랜시버 광모듈의 리시버 쪽 PECL 출력력을 측정한 것으로 77.76 MHz에서 약 1.2 V의 크기로 스윙함을 볼 수 있으며, 듀티비(duty ratio)가 거의 50 % 임을 볼 수 있다. 그림 7은 같은 방법으로 2 칩 트랜시버 광모듈의 리시버 PECL 출력력을 측정한 그림으로 77.76 MHz에서 약 0.6 V의 크기로 스윙함을 볼 수 있으며, 듀티비는 약 48 % 임을 볼 수 있다. 두 측정 결과에서 볼 수 있듯이 과정은 비슷하나, 단일 칩 쪽이 2 칩에 비해 링잉(ringing)에 의한 오버슈트(over shoot)가 약간 크고 전압 폭도 크게 나타남을 볼 수 있다. 오버슈트가 차이가 나는 것은 칩 자체의 차이보다는 단일 칩이 장착된 테스트 보드가 2 칩의 상용화된 보드에 비해 면적이 넓고, 본딩 와이어(bonding wire) 길이 역시 패키지(package) 처리한 단일 칩이 COB 처리한 2 칩에 비해 길기 때문에 발생 인덕턴스 및 커패시턴스가 커져서 나타나는 것으로 해석된다. 출력 전압의 차이는 출력 회로와 외부 회로와의 터미네이션 임피던스 차이 (단일 칩 50Ω, 2 칩 25Ω 사용)로 나타나는 현상으로 해석된다.

같은 크기의 트랜스미터 입력에 대한 리시버 출력의 지터(jitter) 특성을 단일 칩과 2 칩에 대해 측정하였다. 그림 8은 단일 칩 출력의 지터로 측정결과 최대치(peak




그림 6. 단일 칩 트랜시버의 리시버 PECL 출력

Fig. 6. PECL output of the receiver of the single chip transceiver.




그림 7. 2 칩 트랜시버의 리시버 PECL 출력

Fig. 7. PECL output of the receiver of the 2 chip transceiver.

to peak)는 318.8 ps, 실효치(rms)는 30.6 ps의 값을 가지는 것을 볼 수 있다. 그림 9는 2 칩 트랜시버 출력의 지터로 최대치는 247.4 ps, 실효치는 29.2 ps로 나타났다. 단일 칩이 2 칩에 비해 지터가 높게 나타나는 이유는 예상대로 단일 칩에서는 실리콘 기판을 통한 소수 반송자 유입이 있고, 전원라인을 통한 트랜스미터와 리시버 간의 잡음 유입 및 상호간섭 현상이 일어나기 때문으로 분석된다.

두 테스트보드 비교에 가장 중요한 요소인 전원 잡음을 관찰하기 위하여 오실로스코프를 사용하여 5 V 전원에서 발생하는 전원 잡음을 측정하였다. 먼저 단일 칩 트랜시버를 측정하였을 때 리시버부분의 잡음의 크기는 5 V에서 65 mV, 트랜스미터부분은 34 mV 정도의 값을 가졌다. 리시버의 경우가 트랜스미터보다 더 큰 값을 가지는 것은 리시버가 더 복잡한 회로로 구성




그림 8. 단일 칩 트랜시버의 출력 지터 특성

Fig. 8. Output jitter of the single chip transceiver.




그림 9. 2 칩 트랜시버의 출력 지터 특성

Fig. 9. Output jitter of the 2 chip transceiver.

되어 있기 때문에 나타나는 현상으로 분석된다. 2 칩 트랜시버의 전원 잡음을 측정하였을 때는 리시버 전원 잡음은 57 mV, 트랜스미터 전원 잡음은 31 mV정도였으며, 단일 칩에 비해 10 %이상 작은 값을 갖는 것을 볼 수 있었다. 이는 2 칩의 경우는 트랜스미터와 리시버가 보드 상에서 물리적으로 완전 분리되어 있으나, 단일 칩의 경우는 같은 실리콘 기판 위에 집적되어 있으므로 각 모듈에서 발생한 잡음성분의 일부가 전원라인을 통하여 다른 모듈로 유입되어서 상호 간섭을 일으키기 때문에 나타나는 현상으로 해석된다.

그림 10과 11은 단일 칩과 2 칩 트랜시버의 리시버 아이 디아그램(eye diagram)을 측정한 그림이다. 두 파형은 세부적인 모양은 서로 다르나 전체적으로는 비슷한 특성을 보였다. 또한 PRBS 입력에 대한 BER(bit error rate) 특성을 관찰해 보았을 때 두 광모듈 모두 $1E-10$ 이하로 매우 양호한 특성을 나타내었다.




그림 10. 단일 칩 리시버의 아이 다이아그램

Fig. 10. Eye diagram of the receiver of the single chip.




그림 11. 2 칩 리시버의 아이 다이아그램

Fig. 11. Eye diagram of the receiver of the 2 chip.

그림 12와 그림 13은 스펙트럼 측정기를 사용하여 단일 칩과 2 칩의 리시버 출력파형의 주파수 스펙트럼을 측정한 것이다. 각각의 주파수 스펙트럼은 측정기의 대역폭(band width)을 50 KHz, 구간(span)은 140 MHz, 크기(amplitude)는 최고 0 dBm으로 하여 측정하였다. 관찰된 스펙트럼의 경우 측정기의 해상도를 낮게 설정하였기 때문에 실제 신호주파수 77.76 MHz과 거의 비슷한 78.1 MHz 부분에서 신호가 관찰됨을 볼 수 있으나, 측정 구간을 작게 줄이면 77.76 MHz에서 신호가 나타나는 것을 확인할 수 있었다. 그림에서 Y축은 한 칸이 10 dBm이므로 맨 아래 부분은 -80 dBm에 해당한다. 단일 칩의 경우 신호주파수를 제외한 나머지 주파수 대역에서는 대략 -60 ~ -65 dBm의 잡음특성을 보였으며, 신호주파수에서 멀어질수록 더 큰 잡음특성을 나타내었다. 2 칩의 경우는 신호주파수를 제외한 나머지 주파수 대역에서는 단일 칩의 경우보다 작은 -70 dBm이하의 잡음특성을 보였으며, 신호주파수에서




그림 12. 단일 칩 리시버의 출력 주파수 스펙트럼

Fig. 12. Output frequency spectrum of the receiver of the single chip.




그림 13. 2 칩 리시버의 출력 주파수 스펙트럼

Fig. 13. Output frequency spectrum of the receiver of the 2 chip.

의 차이와 관계없이 같은 크기의 잡음특성을 나타내었다. 이는 2 칩의 경우는 트랜스미터와 리시버가 물리적으로 완전 분리되어 있기 때문에 실리콘 기판 및 전원 라인을 통한 상호 간의 잡음 유입은 없으나, 단일 칩의 경우는 트랜스미터와 리시버가 같은 실리콘 기판 위에 내장되어 있기 때문에 모듈 상호 간에 소수 반송자 주입이 일어나서 나타나는 차이로 분석된다. 다만 단일 칩의 경우도 격리장벽이나 가드링을 통하여 트랜스미터와 리시버를 전기적으로 분리하였기 때문에 큰 차이는 보이지 않는 것으로 해석된다. 그밖에 77.76 MHz의 배수가 되는 주신호에 의한 하모닉 성분도 서로 비슷한 크기와 형태로 관찰되었다. 소비 전력을 서로 비교하였을 때 단일 칩의 경우는 1.45 W, 2 칩은 1.20 W로

나타나서 단일 칩을 사용한 광모듈이 소비 전력이 약간 크게 나타났다. 이것은 단일 칩 측정을 위한 테스트 보드에는 칩 각 부분의 테스트를 위하여 더 많은 부품들이 배치되어 있고, 단일 칩은 테스트를 위하여 37 핀을 사용하는데 비해 2 칩의 경우는 필수적인 9 핀만을 사용하기 때문이다.

이상으로 결과를 요약해 볼 때 단일 칩이 2 칩에 비해 잡음 특성을 비롯한 전기적 특성이 약간씩 저하된 것으로 나타났다. 그러나 그 차이가 대체적으로 5 ~ 10 % 범위였으며, 실제 시스템 적용에는 큰 지장이 없는 수준이었다. 더구나 단일 칩용 테스트 보드가 2 칩 광모듈처럼 최적화 되지 못했다는 것을 감안한다면, 향후 상용화를 위한 개선을 통하여 2 칩 못지않은 특성을 가진 단일 칩을 제작할 수 있을 것으로 본다.

IV. 결 론

본 논문에서는 광통신 시스템 및 가입자용 155.52 Mbps 트랜시버 ASIC을 CMOS 단일 칩으로 설계 제작하여 광모듈에 내장한 다음 2 칩 트랜시버 ASIC을 사용한 광모듈과의 비교를 통하여 잡음을 비롯한 전기적 특성을 비교 분석하였다. 동일한 조건하에서 출력파형, 지터특성, 전원 잡음, 아이 디어그램, BER, 출력신호의 주파수 스펙트럼에 대해서 측정한 다음 비교 분석한 결과 2 칩에 비해 단일 칩의 성능이 대체적으로 5 ~ 10 % 범위 내에서 저하된 것으로 나타났다.

그러나 단일 칩은 2 칩보다 칩의 크기 면에서 유리한 점이 있고 제작비용도 저렴하며, 특히 광모듈의 소형화에 크게 기여할 수 있으므로 2 칩 트랜시버를 대신하여 널리 사용될 수 있을 것으로 본다.

감사의 글

본 연구를 위해 필요한 칩 제작을 지원해 주신 반도체설계교육센터(IDEC)에 진심으로 감사드립니다.

참 고 문 헌

- [1] D. W. Faulkner, "A wide-band limiting amplifier for optical fiber repeaters," *IEEE JSSC*, vol. sc-18, no. 3, pp. 333-340, June 1983.
- [2] K. Yamashita, T. Kinoshita, T. Kaji, and N. Maeda, "Wide band and high gain negative-feedback AGC amplifier for high-speed lightwave digital transmission systems," *Electron. Lett.*, vol. 21, no. 10, pp. 419-420, 1985.
- [3] D. Jeong, G. Borriello, D. Hodges, R. Katz, "Design of PLL-based clock generation circuits", *IEEE JSSC*, vol. sc-22, no. 2, April, 1987.
- [4] 채상훈, 김태련, 권광호, "광통신 모듈용 단일 칩 CMOS 트랜시버의 설계", 대한전자공학회 논문지, 제 41 권, SD편, 제 2 호, 2004년 2월.
- [5] 채상훈, 김태련, "광통신 모듈용 단일 칩 CMOS 트랜시버의 구현", 대한전자공학회 논문지, 제 41 권, SD편, 제 9 호, 2004년 9월.

저 자 소 개

채 상 훈(평생회원)
제 41권 SD편 제 2호 참조



정 현 채(정회원)
2002년 2월 호서대학교
전자공학과 학사 졸업
2004년 2월 호서대학교
전자공학과 석사 졸업
2004년 ~ 현재 (주)EXICON 근무

<주관심 분야 : FPGA 설계, ASIC 설계>