• 한국항행학회논문지
• /
• 제18권3호
• /
• pp.215-222
• /
• 2014

본 논문은 패러포일 투하 시스템을 설계하고 분석하는데 있다. 패러포일 시스템의 6-자유도(6-DOF) 모델을 새우고, 비선형 모델 예측 제어와 PID 제어 방법이 펄럭 편 요각을 제어하기 위해 각각 적용되었다. 펄럭 편 요각의 오버슈트 시간 및 세팅 시간의 결과를 비교하면서 PID제어 방법을 사용하는 것으로부터 펄럭 편 요각이 좀 더 안정화 되는 것을 확인하였다. 그런 다음 MATLAB에 의해 수행된 궤적 추종 효과의 시뮬레이션 결과에 의해 궤적 추종 제어기가 설계되었다. 패러포일 궤적의 측 방향 오차가 그것의 측 방향 편차 제어 방법에 의해 제거 될 수 있었다. 참고로 측 방향 편차는 현재 경로계획의 보간법에 의해 얻어졌다. 그리고 설계된 궤적을 사용하면서, 풍 외란을 추가하는 것으로부터 궤적 추종 시스템이 시뮬레이션 되었다. 시뮬레이션 결과는 풍외란이 PID로 제어되는 펄럭 편 요각 변화에 의해 제거됨으로써 설계된 궤적에 아주 만족하였다.

• 한국통신학회논문지
• /
• 제36권5A호
• /
• pp.432-440
• /
• 2011

4세대 이동통신에서 LTE-Advanced 시스템은 최대 1Gbps의 전송 속도를 구현하기 위해 최대 l00MHz의 넓은 주파수 대역을 필요로 한다. 그러나 현재의 상태에서는 이러한 넓은 대역의 주파수를 얻기가 힘들어 대안으로 여러개의 조각난 대역을 합쳐서 사용하는 Carrier Aggregation기법이 제안되었다. 기본적으로 Carrier Aggregation과 같이 다중 대역을 통해 수신되는 신호는 대역별 여러 개의 수신기를 이용해 각각의 대역별로 병렬 수신 처리하는 Multi-Chain방식이 사용되는데 이는 효과적인 방법이 아니다. 그러므로 본 논문에서는, Time division Multiplexing(TDM)방법을 이용하여 단일 수신기로 수신할 수 있는 방법을 연구한다. TDM 방식은 수신된 여러 대역의 신호를 시간적으로 나누어 수신하고 하나의 DSP를 통해 처리할 수 있는 방식이다. 그런데, 이러한 TDM 방식 기반에서는 Sampling Timing Offset (STO)에 의하여 심각하게 성능 왜곡이 발생하게 된다. 그러므로 본 연구에서는 TDM 방식 기반에서 발생하는 샘플링 타이밍 오프셋의 영향을 분석한다. 그리고 그 분석을 통해 구한 STO 추정 값을 이용하여 보상하는 방법을 제안한다. 마지막으로 시뮬레이션을 통해 BER 성능을 확인하고 제안된 시스템이 OFDM 기반의 시스템에서 다중 대역을 단일 수신기로 수신하는 방법에 적합함을 보인다.

• 대한전자공학회논문지SD
• /
• 제44권9호
• /
• pp.71-80
• /
• 2007

본 논문은 교차결합된 부성저항(cross-coupled negative-gm) 발진기 구조의 캐패시터 공통단자에서 2차 고조파를 얻어내는 새로운 푸쉬-푸쉬 기술에 대해 제안한다. 캐패시터 공통단자에서 2차 고조파가 생성되는 기본적인 이론은 에미터-베이스 접합 다이오드의 비선형 특성에 의한 Voltage clipping과 VCO core 트랜지스터의 Switching 동작 시 생기는 상승과 하상 시간의 차로써 설명된다. Simulation을 통한 비교연구를 통하여 본 논문에서 제안한 방법이 기존의 에미터 공통단자에서 출력을 얻어내는 방법보다 마이크로파 영역에서 전력효율이 더 뛰어나다는 것을 보였다. 본 기술을 적용한 Prototype MMIC VCO가 12-GHz와 17-GHz 대역에서 GaInP/GaAs HBT 공정을 사용하여 설계, 제작되었다. 출력 파워는 각각 -4.3dBm과 -5dBm이 측정되었고, Phase noise는 1-MHz offset에서 각각 -108 dBc/Hz와 -110.4 dBc/Hz가 측정되어 -175.8 dBc/Hz와 -184.3 dBc/Hz의 FoM(Figure-of-Merit)을 얻었다. 제작된 12-GHz와 17-GHz의 VCO Core는 각각 25.7mW(10.7mA/2.4V)와 13.1mW(4.4mA/3.0V)를 소모한다.

• 대한원격탐사학회지
• /
• 제37권5_2호
• /
• pp.1235-1243
• /
• 2021

해양탑재체(GOCI-II)가 주탑재체이며 정지궤도복합위성2B호 또는 천리안2B호로 명명된 정지궤도 해양관측위성은 2020년2월에 성공적으로 발사되어 한반도 주변의 해양과 연안을 주간 상시 관측과 감시 임무를 수행하고 있다. 해양탑재체는 천리안1호의 해양탑재체(GOCI)의 임무 승계와 향상된 성능으로 해양·연안의 효율적인 관리, 해양재해·재난 저감을 위한 실시간 해양환경모니터링과 어로 비용절감을 위한 어장환경 정보의 생산 등 해양환경감시를 위하여 개발되었다. 발사 후 해양탑채체는 초기 점검시험(IAC) 단계에 모든 기능이 정상적으로 동작됨을 확인하고, 궤도상시험(IOT) 단계에 성능·운영시험, 복사보정과 영상기하보정을 병행 진행하여 그 결과를 핸드오버회의 통하여 보고하고 국가해양위성센터로 운영권을 이관하였다. 주로 온보드 태양광 보정시스템으로 수행되는 복사보정은 사전에 수립된 계획에 따라 주기적으로 진행하여 최종 Gain과 offset 값을 설정, 적용하고 유효성을 확인하였다. 영상기하보정(INR)은 별영상 자료 기반의 네비게이션 필터링과 랜드마크 기반 보정 방식으로 요구규격을 모두 만족함을 확인하고 INR 프로세스를 검증하였다. 본 논문에서 정지궤도 해양위성이 발사 이후 궤도상 성능시험, 복사보정과 영상기하보정의 방법, 절차를 기술하고 결과와 현황을 분석하고 정리하였다.

• 한국산림과학회지
• /
• 제111권2호
• /
• pp.287-301
• /
• 2022

본 연구는 기계화 목재 생산 작업에 가장 많이 활용되는 크레인 작업의 효율성을 높이기 위하여 엔드이펙터를 직관적으로 수직 또는 수평 제어할 수 있는 크레인 팁 제어방법을 제안하고 제어성능을 확인하기 위해 수행되었다. 실험 변수에 따른 제어성능을 검증하고자 전동실린더를 이용하여 실험실 규모의 크레인을 제작하고, 크레인에 대한 순기구학/역기구학 분석을 통하여 현재 크레인 팁의 위치좌표와 각 목표점에서의 조인트 각도를 출력할 수 있도록 구성하였다. 경로점을 생성하여 제어하는 방법을 이용하였고, LBO(Lateral Boundary Offset)을 이용한 불감대 영역을 설정하도록 하였다. 뱅뱅제어(Bang-bang control)을 이용하여 적정 파라미터를 선정하였고, 경로점의 개수와 LBO 반경은 평균오차와 관계가 있었으며, 실린더의 속도는 소요시간과 관계가 있는 것으로 확인되었다. 경로점의 개수가 증가, LBO 반경이 감소함에 따라 평균오차는 감소하였고, 실린더의 속도가 감소함에 따라 소요시간은 감소하였다. 비례제어를 이용하여 실린더의 속도가 매 제어주기마다 변경될 때에는 소요시간은 큰 폭으로 감소하였지만 실제 제어의 형상은 큰 범위에서 오버슈트와 언더슈트를 반복하며 제어가 이루어졌다. 따라서, 추가적으로 각각의 실린더의 속도를 상대적으로 변경할 수 있는 속도 게인을 적용하여 비례제어를 수행하였고, 10 mm 이내의 범위에서 제어가 이루어짐에 따라 20 ms의 제어주기에서 속도 게인이 적용된 비례제어만을 이용하여 크레인 팁 제어가 가능한 것으로 검증되었다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.670-680
• /
• 2010

본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다.

• 대한산업공학회지
• /
• 제6권2호
• /
• pp.37-47
• /
• 1980

본(本) 연구(硏究)는 조건부(條件附) 샘플링 검사방식(檢査方式)의 일종인 삼단계(三段階) 샘플링 검사방식(檢査方式)을 제시(提示)하고 있다. 제1단계(第一段階)에서는 당해(當該)롯트에서 얻어진 검사결과(檢査結果)에 의해서 판정(判定)을 하며, 제1단계(第一段階)에서 판정(判定)을 하지 못하면 제2단계(第二一階)로서, 당해(當該)롯트 및 직전(直前)의 롯트의 검사결과(檢査結果)로서 판정(判定)을 하게 된다. 제3단계(第三段階)에서도 판정(判定)을 하지 못하면 직후(直後)의 롯트의 검사결과(檢査結果)가 나올 때까지 판정(判定)을 보류(保留)한다. 검사방식(檢査方式)의 모수(母數)를 구하는데는 기존(旣存)의 $n_2=2n_1$인 2회(二回) 샘플링 검사계획표(檢査計劃表)를 이용(利用)할 수 있다. 본(本) 연구(硏究)에서 제시(提示)한 3단계(三段階) 샘플링 검사방식(檢査方式)은 공정(工程)의 품질(品質)이 비교적 일정(一定)한 수집(水集)인 경우에 적용함으로써 시료(試料)의 크기를 크게 절감(節減)시킬 수 있는 방식이다. 공정품질(工程品質)의 변화(變化)에 대한 반응(反應)의 지연(遲延) 및 판정의 보류사상(保留事象)이 3단계(三段階) 샘플링 검사방식(檢査方式)의 문제점(問題點)으로 지적(指摘)될 수 있으나 이러한 문제들은 실제로 심각한 정도는 아니며 시료(試料)의 크기의 절감(節減)은 위와 같은 문제점들은 충분(充分)히 상살(相殺)할 수 있을 것이다.

• Current Applied Physics
• /
• 제18권11호
• /
• pp.1268-1274
• /
• 2018

We have investigated the effects of chemical rounding (CR) on the surface passivation and/or antireflection performance of $AlO_{x^-}$ and $AlO_x/SiN_x:H$ stack-passivated pyramid textured $p^+$-emitters with two different boron doping concentrations, and on the performance of bifacial n-PERT Si solar cells with a front pyramid textured $p^+$-emitter. From experimental results, we found that chemical rounding markedly enhances the passivation performance of $AlO_x$ layers on pyramid textured $p^+$-emitters, and the level of performance enhancement strongly depends on boron doping concentration. Meanwhile, chemical rounding increases solar-weighted reflectance ($R_{SW}$) from ~2.5 to ~3.7% for the $AlO_x/SiN_x:H$ stack-passivated pyramid textured $p^+$-emitters after 200-sec chemical rounding. Consequently, compared to non-rounded bifacial n-PERT Si cells, the short circuit current density Jsc of 200-sec-rounded bifacial n-PERT Si cells with ~60 and ${\sim}100{\Omega}/sq$ $p^+$-emitters is reduced by 0.8 and $0.6mA/cm^2$, respectively under front $p^+$-emitter side illumination. However, the loss in the short circuit current density Jsc is fully offset by the increased fill factor FF by 0.8 and 1.5% for the 200-sec-rounded cells with ~60 and ${\im}100{\Omega}/sq$ $p^+$-emitters, respectively. In particular, the cell efficiency of the 200-sec-rounded cells with a ${\sim}100{\Omega}/sq$ $p^+$-emitter is enhanced as a result, compared to that of the non-rounded cells. Based on our results, it could be expected that the cell efficiency of bifacial n-PERT Si cells would be improved without additional complicated and costly processes if chemical rounding and boron doping processes can be properly optimized.

• 한국항공우주학회지
• /
• 제37권5호
• /
• pp.442-449
• /
• 2009

유한요소법을 적용하여 고형, 박벽 및 혼합형 단면을 갖는 복합재료 블레이드의 2차원 단면 해석 프로그램을 개발하였다. 이종 적층 복합재료에 대한 물성치는 가중 계수법을 도입하여 결정하였다. 전단 중심치와 비틀림 강성 계수는 St. Venant 비틀림 이론 및 Trefftz 의 정의를 토대로 구하였다. 해석 과정에서 발생하는 단면 강성 행렬의 특이치 문제는 고유치 해석으로부터 강체 모드를 제거함으로써 해결하였다. 다양한 단면 형상에 대한 강성치, 중심치 및 관성치에 대한 수치계산을 수행하였다. 기존의 상용해석 소프트웨어 및 여타 문헌에 제시된 단면 해석 결과와 폭 넓은 비교, 검증 연구를 수행하였으며, 이를 토대로 본 해석 프로그램의 타당성을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.769-772
• /
• 2005

This paper describes a low-voltage and low-power channel selection analog front end with continuous-time low pass filters and highly linear programmable-gain amplifier(PGA). The filters were realized as balanced Gm-C biquadratic filters to achieve a low current consumption. High linearity and a constant wide bandwidth are achieved by using a new transconductance(Gm) cell. The PGA has a voltage gain varying from 0 to 65dB, while maintaining a constant bandwidth. A filter tuning circuit that requires an accurate time base but no external components is presented. With a 1-Vrms differential input and output, the filter achieves -85dB THD and a 78dB signal-to-noise ratio. Both the filter and PGA were implemented in a 0.18um 1P6M n-well CMOS process. They consume 3.2mW from a 1.8V power supply and occupy an area of $0.19mm^2$.