• 한국통신학회논문지
• /
• 제32권10A호
• /
• pp.992-1003
• /
• 2007

본 논문에서는 OFDM 시스템에서 심볼 타이밍 옵셋이 존재하는 경우에도 채널 추정 성능의 열화가 발생하지 않는 파일럿 톤 기반의 채널 추정 기법을 제안한다. 제안된 채널 추정 기법은 기존의 보간법을 사용하여 채널을 추정하는 기법들과는 달리 크기와 위상에 대하여 최소의 계산량을 사용하여 각각 보간을 함으로써 채널 추정을 수행한다. 제안된 기법에서는 미세 심볼 타이밍 옵셋을 사전에 추정할 필요가 없으며, 위상을 보간하기 위하여 일반적으로 사용되는 삼각함수 연산을 사용하지 않기 때문에 복잡도를 크게 줄일 수 있다. 제안된 채널 추정 방식은 OFDM 시스템에서 존재하는 심볼 타이밍 옵셋에 영향을 받지 않기 때문에, OFDM 기반 통신시스템의 동기화 절차에서 미세 심볼 타이밍 옵셋 추정 과정의 생략, 상향링크에서 다중사용자의 심볼 타이밍 옵셋 추정 과정의 생략, 멀티 흡 릴레이 시스템에서의 채널 추정 등에 직접 이용될 수 있다. 모의실험을 통하여 제안된 채널 추정기법이 기존의 파일럿 톤 기반의 채널 추정 기법들에 비하여 심볼 타이밍 옵셋이 존재하는 상황에서 성능 개선이 크게 이루어짐을 확인한다.

• 한국항행학회논문지
• /
• 제9권2호
• /
• pp.140-146
• /
• 2005

본 논문에서는 HDR-WPAN 시스템에 적합한 주파수 옵셋 보상과 누적 위상오차를 개선할 수 있는 트래킹 알고리즘을 제안하고 이에 대해 분석하였다. 주파수 옵셋 보상 알고리즘은 CAZAC sequence의 자기상관 특성을 이용하여 각 심벌 내 샘플 간 위상오차를 통해 coarse 주파수 옵셋과 fine 주파수 옵셋을 추정하게 된다. 그러나 HDR-WPAN 시스템은 payload에 pilot 심벌이 없기 때문에 payload 길이가 길어질수록 샘플 간 미소 위상오차가 누적되어 수신단의 성상도가 회전하게 된다. 따라서 트래킹 알고리즘을 통해 틀어진 누적 위상오차를 보상해야 한다. 트래킹은 성상도내 들어온 신호가 일정 영역을 벗어나게 되면, 벗어난 만큼의 크기 ${\theta}$을 곱해 누적된 미소 위상오차를 보상하게 된다.

• 한국통신학회논문지
• /
• 제34권2A호
• /
• pp.155-163
• /
• 2009

OFDM 시스템은 스펙트럼 효율 때문에 각광받고 있지만, ICI의 원인인 주파수 오차와 위상 잡음에 민감하다는 단점을 가지고 있다. ICI 자가상쇄 방법은 주파수 오차나 위상 잡음을 없애는데 좋은 성능을 가지고 있다. 이 논문에서는 N/2 간격의 conjugate 데이터 방법을 이용하여 주파수 오차와 위상잡음이 많이 존재하는 상황 (주파수 오차=$0.2{\sim}0.4$, 위상잡음=10도 정도)에서 성능이 좋은 ICI 자가 상쇄 방식을 제안한다. 또한, 파일럿을 이용하여 좀더 효율적인 ICI 자가상쇄 방법을 제안한다. 모의실험 결과는 이러한 제안된 방식의 성능이 기존의 방식보다 우수하다는 것을 확인할 수 있었다.

• 전기전자학회논문지
• /
• 제24권2호
• /
• pp.626-631
• /
• 2020

본 논문에서는 컨포멀 어레이(Conformal Array) 빔 합성 기법에 관한 연구를 수행하였다. 일반적인 선형 배열에서의 빔 조향에 따른 성능 열화 없이 빔 조향을 수행할 수 있는 컨포멀 어레이는 다양한 레이다 시스템에 적용되고 있다. 평면형 선형 배열에서의 빔 합성 기법과 달리 컨포멀 배열은 곡면상에 복사소자가 위치하므로 복사소자별로 파면(Wave Front)까지의 위상을 보상해 주어야 한다. 또한 복사소자별 옵셋 각도(Offset Angle)를 계산하여 실제 q빔 합성 시 적용함으로서 정확한 빔 패턴을 예측할 수 있었다. 본 논문에서는 위상 보상 및 옵셋 각도를 계산하여 빔 패턴 합성 시 적용한 후 빔 패턴 비교를 수행하였으며, 수학적인 분석을 통해 성능을 비교하였다.

• 한국정밀공학회지
• /
• 제28권10호
• /
• pp.1131-1140
• /
• 2011

A new rotary gravure-offset printing unit is constructed by paralleling a gravure plate cylinder, a blanket cylinder and a impression roller. A Muti-Unit Gravure-Offset Printing Press(MUGOP) equipped with a series of the 3 printing units is utilized for roll-to-roll fine printing. Its core technology is precise over-piling printing of fine patterns. The severe problems of 'slurring' and 'doubling' in typical offset printing are unavoidable, which can be eliminated by applying a soft pad-type blanket cylinder and the unique 'true rolling' technique. Nip pressure between the blanket cylinder and the plate cylinder is measured by the constant pressure control system which equipped with load cells attached on the cylinders' axes. The running circumference of the blanket cylinder is increased to reach the same circumference of the plate cylinder as the pressure increasing, so that the specifications of the blanket cylinder is determined by the relationships of its shore hardness, diameter and nip pressure. When a softer blanket is used, a blanket cylinder of smaller diameter could give higher nip pressure. Realization of the true rolling technique on the MUGOP makes multilayer printing possible as well as fine printing in printed electronics.

• 한국CDE학회논문집
• /
• 제11권5호
• /
• pp.375-383
• /
• 2006

Presented in this paper is a new fast and robust algorithm generating NC tool path for 2D pockets with islands. The input shapes are composed of line segments and circular arcs. The algorithm has two steps: creation of successive offset loops and linking the loops to a tool path. A modified pairwise technique is developed in order to speed up and stabilize the offset process, and the linking algorithm is focused on avoiding thin-wall cutting and minimizing tool retractions. The proposed algorithm has been implemented in C++ and some illustrative examples are presented to show the practical strength of the algorithm.

• Journal of information and communication convergence engineering
• /
• 제7권2호
• /
• pp.152-156
• /
• 2009

This paper examines the BER performance of the recently proposed half-symbol-rate-carrier (HSRC) offset quadrature phase-shift-keying (OQPSK) receiver for high-speed data communication. A modified demodulation technique using a bit-time period signal integration, the bit-error-rate (BER) performance of the HSRC-OQPSK signal improves more than 4dB compared to that of a demodulation technique using a symbol-time period integration. This paper also examines the BER performance of modified demodulation with various band-limited channels modeled using low-pass filters, and the three different data-rate systems are simulated and compared with the performance of the system using the conventional demodulation technique.

• 대한원격탐사학회지
• /
• 제39권6_3호
• /
• pp.1707-1720
• /
• 2023

위성 시계열 데이터가 증가함에 따라 원격탐사 자료의 활용도가 높아지고 있다. 시계열 자료를 통한 분석에 있어 영상 간의 상대적인 위치 정확도는 결과에 큰 영향을 미치기 때문에 이를 보정하기 위한 영상 정합 과정은 필수적으로 선행되어야 한다. 최근에는 기존 알고리즘의 성능을 상회하는 딥러닝 기반 영상 정합 연구의 사례가 증가하고 있다. 딥러닝 기반 정합 모델을 학습하기 위해서는 수 많은 영상 쌍이 필요하다. 또한, 기존 딥러닝 모델의 데이터 간의 상관도 map을 제작하고, 이에 추가적인 연산을 적용하여 정합점을 추출는데 이는 비효율적이다. 이러한 문제를 해결하기 위해 본 연구에서는 영상 정합 모델 학습을 위한 데이터 증강 기법을 구축하여 데이터셋을 제작하였고, 이를 오프셋(offset) 양 자체를 예측하는 정합 모델인 OffsetNet에 적용하여 KOMSAT-2, -3, -3A 영상 정합을 수행하였다. 모델 학습 결과, OffsetNet은 평가 데이터에 대해 높은 정확도로 오프셋 양을 예측하였고, 이를 통해 주영상과 부영상을 효과적으로 정합하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1994년도 춘계 학술발표 강연 및 논문 개요집
• /
• pp.132-132
• /
• 1994

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권5호
• /
• pp.473-481
• /
• 2013

A fractional folding analog-to-digital converter (ADC) with a novel arithmetic digital encoding technique is discussed. In order to reduce the asymmetry errors of the boundary conditions for the conventional folding ADC, a structure using an odd number of folding blocks and fractional folding rate is proposed. To implement the fractional technique, a new arithmetic digital encoding technique composed of a memory and an adder is described. Further, the coding errors generated by device mismatching and other external factors are minimized, since an iterating offset self-calibration technique is adopted with a digital error correction logic. A prototype 8-bit 1GS/s ADC has been fabricated using an 1.2V 0.13 um 1-poly 6-metal CMOS process. The effective chip area is $2.1mm^2$(ADC core : $1.4mm^2$, calibration engine : $0.7mm^2$), and the power consumption is 88 mW. The measured SNDR is 46.22 dB at the conversion rate of 1 GS/s. Both values of INL and DNL are within 1 LSB.