• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권4호
• /
• pp.205-210
• /
• 2003

A 3-Transistor cell CMOS OTP ROM array using standard CMOS antifuse (AF) based on permanent breakdown of MOSFET gate oxide is proposed, fabricated and characterized. The proposed 3-T OTP cell for ROM array is composed of an nMOS AF, a high voltage (HV) blocking nMOS, and cell access transistor, all compatible with standard CMOS technology. The experimental results show that the proposed structure can be a viable technology option as a high density OTP ROM array for modern digital as well as analog circuits.

• 융합보안논문지
• /
• 제15권3_1호
• /
• pp.99-105
• /
• 2015

기존 SRAM 기반 PUF (physical unclonable function)는 난수 생성 및 키교환에 사용된다. SRAM에서 생성된 출력값은 일정하게 유지되어야 하나, 외부 환경에 의해 변화하는 문제가 발생된다. 본 논문은 듀얼 안티퓨즈 OTP (one time programmable) 메모리를 SRAM 기반 PUF에 채택한 새로운 구조의 D-PUF (deterministic PUF) 회로를 제안한다. 제안된 PUF 회로는 SRAM에서 한 번 생성된 출력값을 일정하게 계속 유지시켜 PUF 회로의 신뢰성을 향상시킬 수 있다. 우선, 높은 보안 수준을 갖는 안티퓨즈를 이용하여 OTP 메모리를 구성하였다. SRAM은 크로스 커플 인버터쌍의 미스매치를 이용하여 전원이 들어온 후 초기값을 임의로 생성하고 이를 출력한다. 마스킹된 출력값은 안티퓨즈 OTP ROM(read-only memory)에 난수값으로 프로그램된다. 한번 프로그램된 ROM 값은 되돌려지지도 변화하지도 않는다. 따라서, 제안된 D-PUF 회로는 SRAM의 출력값을 OTP 메모리에 저장시켜 한 번 결정된 PUF 출력값을 계속 유지시킨다. 제안된 D-PUF의 출력은 동작 전압 및 온도 변화 등과 같은 외부 환경 변수에 영향을 받지 않아 신뢰성이 향상된다. 따라서, 제안된 D-PUF는 강력한 오류 정정 코드없이 사용하더라도 안정적인 동작을 수행할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권2호
• /
• pp.106-109
• /
• 2004

A high-density 3-transistor cell one-time programmable (OTP) ROM array using standard CMOS Gate-Oxide antifuse (AF) is proposed, fabricated, and characterized with $0.18{\mu}m$ CMOS process. The proposed non-volatile high-density OTP ROM is composed of an array of 3-T OTP cells with the 3-T consisting of an nMOS AF, a high voltage (HV) blocking transistor, and a cell access transistor, all compatible with standard CMOS technology.

• 대한전자공학회논문지SD
• /
• 제46권5호
• /
• pp.9-14
• /
• 2009

표준 CMOS 공정을 이용한 CMOS 게이트 산화막 안티퓨즈의 새로운 OTP 단위 비트 구조를 제안하였다. 제안된 OTP 단위 비트는 NMOS 게이트 산화막 안티퓨즈를 포함한 3개의 트랜지스터와 인버터 타입 자체 센스 엠프를 포함하고 있다. 그럼에도 불구하고, 레이아웃 면적은 기존 구조와 비슷한 $22{\mu}m^2$이다. 또한, 제안된 OTT 단위 비트는 구조적 특징상 고전압 차단스위치 트랜지스터와 저항과 같은 고전압 차단 요소를 사용하지 않기 때문에, 프로그램 시간은 기존 구조보다 개선된 3.6msec이다. 그리고 제안된 OTP 단위 비트를 포함하는 OTP array는 센스 엠프가 단위 비트마다 집적되어 있기 때문에 기존 OTP array에서 사용된 센스 엠프와 바이어스 생성 회로가 필요 없다.