• 한국식품과학회지
• /
• 제39권2호
• /
• pp.122-127
• /
• 2007

식품 중에서 dioxin-like PCBs를 분석하기 위하여 가속용매추출기를 이용하여 추출하고 다층컬럼크로마토그래피를 이용하여 정제하는 분석법을 확립하였으며 어패류에 실제로 적용하여 그 오염수준을 조사하였다. 시료는 균질화하여 33 mL 추출 셀을 포함한 가속용매추출기를 이용하여 추출하였다. 추출액을 산성 실리카겔, 중성 실리카겔 및 염기성 실리카겔이 연속으로 충전된 컬럼을 통과하여 지방 및 방해성분을 제거하였다. 기기분석은 고분해능 질량분석기를 이용하여 분해능 10,000에서 4 window MID (multiple ion detection) mode로 분석하였다. 분석결과 평균 회수율은 94.1-104.1% (${\pm}8.4$)이었고 검출한계는 신호 대 잡은 비 (S/N)>3에서 0.1 pg/g이었다. 확립된 분석법을 이용하여 식품시료에 적용한 결과 dioxin-like PCBs의 오염수준은 0.030-1.836 pg TEQ/g이었다.

• 제어로봇시스템학회논문지
• /
• 제21권10호
• /
• pp.982-987
• /
• 2015

The inspection machine in SMT (Surface Mount Technology) line detects the assembly defects such as missing, misalignment, loosing, or tombstone. We propose a new method to classify the defect types of chip components by processing the image of PCB. Two original images are obtained from horizontal lighting and vertical lighting. The image of the component is divided into two soldering regions and one packaging region. The features are extracted by appling the PCA (Principle Component Analysis) to each region. The MLP (Multilayer Perceptron) and SVM (Support Vector Machine) are then used to classify the defect types by learning. The experimental results are presented to show the usefulness of the proposed method.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.496-500
• /
• 2003

In This paper, a pole-zero optimized design method for multi-layed planar interdigital stripeline linear group delay bandpass filter with tap input port is presented. As a design example, a four-pole group delay filter with center frequency of 2.14GHz, bandwidth of 160MHz, and group delay variation of ${\pm}0.1nS$ for LTCC technology or multilayerd PCB technology is designed. In the design process, as well the whole structure is not necessary to be simulated, and within three times of optimizing process we have good result as well. This design method could be useful for controlling error correction of manufacturing process as well as design stage.

• KIEE International Transactions on Electrophysics and Applications
• /
• 제4C권6호
• /
• pp.255-262
• /
• 2004

In this paper, a number of double-layered microwave integrated circuits (MIC) have been designed and analyzed based on a developed finite-difference time-domain (FDTD) solver. The solver was first validated through comparisons of the computed results with those previously published throughout the literature. Subsequently, various double-layered MIC printed on both isotropic and anisotropic substrates and superstrates, which are frequently encountered in printed circuit boards (PCB), have been designed and analyzed. It was found that in addition to protecting circuits, the added superstrate layer can increase freedoms of design and improve circuit performance, and that the FDTD is indeed a robust and versatile tool for multilayer circuit design.

• KIEE International Transactions on Electrophysics and Applications
• /
• 제4C권6호
• /
• pp.300-305
• /
• 2004

In this paper, new design equations based on the pole-zero analysis for multi-layered interdigital stripline linear group delay bandpass filter with tap input ports are presented. As a design example, a four-pole group delay filter with center frequency of 2.14GHz, bandwidth of 160MHz, and group delay variation of $\pm$0.1nS for LTCC technology or multilayered PCB technology is designed. In the design process, it is not necessary to simulate the entire structure, as the simulation of half structures is sufficient. Good results can be attained after the optimizing process was performed three times using the proposed equations and a commercial EM simulator.

• 마이크로전자및패키징학회지
• /
• 제15권1호
• /
• pp.19-25
• /
• 2008

본 논문에서는 2.4GHz의 무선랜 대역에 사용하고 LTCC 다층 기술이 적용된 Front-end Module를 제작하였다. 제안된 FEM은 전력증폭기 IC, 스위치 IC와 LTCC 모듈로 구성하였다. LTCC 모듈은 송신단은 출력 매칭회로(matching circuit)와 저역통과필터, 수신단은 대역통과필터로 구성하였다. 출력 매칭회로를 LTCC에서 구현하기 위해 PCB에서 구현한 출력 매칭회로의 매칭 파라미터를 이용하였다. LTCC 기판의 특성은 유전율 9.0이다. 기판은 각 층의 두께가 30um인 그린시트를 총 26장을 사용하였다. 패턴용 도체는 Ag 페이스트를 사용하였다. 모듈의 크기는 $4.5mm{\times}3.2mm{\times}1.4mm$이다. 제작된 FEM은 21dB의 이득과 -31dBc(1st side lobe)와 -594Bc(2nd side lobe)의 ACPR, 그리고 23dBm의 P1dB 특성을 가짐을 확인하였다.

• 한국항행학회논문지
• /
• 제17권6호
• /
• pp.687-692
• /
• 2013

본 논문은 마이크로스트립과 슬롯라인 천이기술을 이용한 소형 전력분배기 설계를 제안하였다. 마이크로스트립과 슬롯라인 천이기술은 전력 분배기를 구성하는 ${\lambda}/4$ 전송선로를 멀티 레이어 구조 PCB를 이용하면 두개의 ${\lambda}/8$ 전송선로로 작게 구현할 수 있다. 여기서는 마이크로스트립과 슬롯라인 천이 지점에서 마이크로스트립 전송선로는 via를 사용하여 단락시켰고, 슬롯라인은 스파이럴 구조를 이용하여 전송선로의 길이를 짧게 사용하였다. 이러한 마이크로스트립과 슬롯라인 천이기술의 타당성을 보기위해서 중심주파수 2 GHz 에서 동작하는 전력분배기의 마이크로스트립 선로를 천이기술을 이용한 방법으로 구현하여 그 특성을 시뮬레이션, 제작 및 측정을 하여 기존의 전력분배기와 동일한 특성을 얻었다.

• 한국통신학회논문지
• /
• 제21권3호
• /
• pp.784-794
• /
• 1996

본 논문에는 PCS(WACS/TDMA) 단말기 내의 국부발진기에 적용 가능한 표면실장형 전압제어발진기의 체계적인 설계방법을 기술했다. 능동소자로는 표면 실장형 package로 구성되고 $f_{gamma}$가 4GHz인 silicon bipolar transistior를 2개 사용했으며 이들의 발진 한계로 인해 분리형으로 설계했고 공진기는 4층의 multilayer PCB의 제 3층을 이용한 strip line 공진기를 사용했다. 설계된 전압제어 발진기는 $12{\times}10{\times}4mm$의 크기를 가지며 동작 전압 3V에서 22mA의 전류소모와 출력 0 dBm, 주파수 조정폭 50MHz이상, 위상잡음이 중심주파수에서 100kHz offset 시 -100dBc/Hz의 성능을 보이고 있다. 크기와 전류소모 면에서는 개선이 요구되며 크기 면에서 개선은 좀더 소형인 chip부품을 사용 가능할 것이며, 전류소모 면에서는 좀더 높은 $f_{gamma}$를 갖는 transistor를 사용 개선할 수 있을 것으로 사료된다.

• ETRI Journal
• /
• 제41권6호
• /
• pp.811-819
• /
• 2019

We propose a substrate with high thermal conductivity, manufactured by the low-temperature co-fired ceramic (LTCC) multilayer circuit process technology, as a new DC/DC converter platform for power electronics applications. We compare the reliability and power conversion efficiency of a converter using the LTCC substrate with the one using a conventional printed circuit board (PCB) substrate, to demonstrate the superior characteristics of the LTCC substrates. The power conversion efficiencies of the LTCC- and PCB-based synchronous buck converters are 95.5% and 94.5%, respectively, while those of nonsynchronous buck converters are 92.5% and 91.3%, respectively, at an output power of 100 W. To verify the reliability of the LTCC-based converter, two types of tests were conducted. Storage temperature tests were conducted at -20 ℃ and 85 ℃ for 100 h each. The variation in efficiency after the tests was less than 0.3%. A working temperature test was conducted for 60 min, and the temperature of the converter was saturated at 58.2 ℃ without a decrease in efficiency. These results demonstrate the applicability of LTCC as a substrate for power conversion systems.

• ETRI Journal
• /
• 제32권2호
• /
• pp.265-272
• /
• 2010

To supply a power distribution network with stable power in a high-speed mixed mode system, simultaneous switching noise caused at the multilayer PCB and package structures needs to be sufficiently suppressed. The uni-planar compact electromagnetic bandgap (UC-EBG) structure is well known as a promising solution to suppress the power noise and isolate noise-sensitive analog/RF circuits from a noisy digital circuit. However, a typical UC-EBG structure has several severe problems, such as a limitation in the stop band's lower cutoff frequency and signal quality degradation. To make up for the defects of a conventional EBG structure, a partially located EBG structure with decoupling capacitors is proposed in this paper as a means of both suppressing the power noise propagation and minimizing the effects of the perforated reference plane on the signal quality. The proposed structure is validated and investigated through simulation and measurement in both frequency and time domains.