• 센서학회지
• /
• 제12권2호
• /
• pp.72-78
• /
• 2003

본 논문은 마이크로 플럭스게이트 자기 센서 (micro fluxgate magnetic sensor)의 여자코일 선폭에 따른 자계 검출 특성 변화에 관한 것이다. 센서 제작을 위해 PCB 다층 적층기술을 사용하였으며, 연자성 코어를 둘러싼 여자코일 선폭을 각각 $260\;{\mu}m$와 $520\;{\mu}m$로 센서를 구현하였다. 센서는 모두 5층의 기판을 적층 하였으며, 가운데 (3번째)기판을 자성체 코어로, 자성체 코어 외부 (2번째와 4번째)기판을 여자코일로, 최외부 (1번째와 5번째)기판을 검출코일로 제작하였다. 연자성 코어로는 약 100,000의 큰 DC 투자율 (permeability)을 갖는 코발트 (Co)가 주성분인 아몰퍼스 재료를 사용하였으며, 자속 누설을 최소화하기 위해 사각 링 형태를 유지하였다. 솔레노이드 형태의 여자코일과 검출코일은 구리 재질로 제작되었다. $260\;{\mu}m$ 여자코일 선폭을 갖는 자기센서는 여자조건이 360 kHz, $3\;V_{p_p}$의 정현파일 경우에 780 V/T로 매우 우수한 감도를 보이고 있으며, $-100\;{\mu}T\;{\sim}\;+100\;{\mu}T$ 영역에서 매우 우수한 선형특성을 보이고 있다. 자기 센서의 크기는 $7.3\;{\times}\;5.7\;mm^2$이며, 소비전력은 약 8 mW이다. 이런 초소형 자기센서는 휴대용 네비게이션 시스템, telematics, VR 게임기 등 다양한 응용분야에 적용할 수 있다.

• 재활복지공학회논문지
• /
• 제10권3호
• /
• pp.237-242
• /
• 2016

slip-ring 기술을 가진 spiral CT의 주요 장점으로는 X-ray 튜브의 연속적인 회전에 의해 환자에 대한 정보의 손실 없이 데이터를 연속적으로 획득할 수 있다는 것이다. 또한, X-선량의 인체 흡수의 감소를 위해서, 고시그널 저노이즈 및 빠른 데이터 획득 시간을 갖는 시스템이 요구되어 진다. 본 연구에서, CT 적용을 위해 다채널 포토센서 및 데이터 획득 시스템이 개발되어 졌다. 포토센서의 모듈은 16채널 CdWO4 크리스탈 및 실리콘 베이스의 포토다이오드가 사용되었다. 또한, 포토센서로 부터의 입력 신호에 대한 전기적인 증폭을 위해, 트랜스 임피던스 스위치 인테그레이터가 사용되었다. 스위치 인테그레이터는 CT 적용에 대해 적합한 시그널 밴드와 노이즈 퍼포먼스를 갖고 있다. 데이터 획득과 20 bit ADC 의 컨트롤은 FPGA를 이용하였고, 코딩은 VHDL을 사용하였다. CdWO4 기반의 실리콘 포토센서와 고SNR 및 좁은 시그널 밴드를 가진 증폭단 및 FPGA기반의 디지털 하드웨어는 CT적용 이외에 하드웨어 변경 없이 다른 분야에서도 이용 가능하다.

• 마이크로전자및패키징학회지
• /
• 제19권2호
• /
• pp.7-15
• /
• 2012

최근 모바일 기기에 적용되는 반도체 패키지는 초소형, 초박형 및 다기능을 요구하고 있기 때문에 다양한 실리콘 칩들이 다층으로 수직 적층된 패키지의 개발이 필요하다. 패키지 및 실리콘 칩의 두께가 계속 얇아지면서 휨 현상, 크랙 및 여러 다른 형태의 파괴가 발생될 가능성이 많다. 이러한 문제는 패키지 재료들의 열팽창계수의 차 및 패키지의 구조적인 설계로 인하여 발생된다. 본 연구에서는 4층으로 적층된 FBGA 패키지의 휨 현상 및 응력을 수치해석을 통하여 상온과 리플로우 온도 조건에서 각각 분석하였다. 상온에서 가장 적은 휨을 보여준 경우가 리플로우 공정 조건에서는 오히려 가장 큰 휨을 보여 주고 있다. 본 연구의 물성 조건에서 패키지의 휨에 가장 큰 영향을 미치는 인자는 EMC의 열팽창계수, EMC의 탄성계수, 다이의 두께, PCB의 열팽창계수 순이었다. 휨을 최소화하기 위하여 패키지 재료들의 물성들을 RMS 기법으로 최적화한 결과 패키지의 휨을 약 $28{\mu}m$ 감소시킬 수 있었다. 다이의 두께가 얇아지게 되면 다이의 최대 응력은 증가한다. 특히 최상부에 위치한 다이의 끝 부분에서 응력이 급격히 증가하기 시작한다. 이러한 응력의 급격한 변화 및 응력 집중은 실리콘 다이의 파괴를 유발시킬 가능성이 많다. 따라서 다이의 두께가 얇아질수록 적절한 재료의 선택 및 구조 설계가 중요함을 알 수 있다.

• Journal of Plant Biotechnology
• /
• 제43권3호
• /
• pp.347-358
• /
• 2016

브라시노스테로이드는 식물의 생장과 발육 과정에 있어서 중요한 역할을 담당 할 뿐 아니라 생물학적/ 비 생물학적 스트레스에 대한 복합 저항성을 보인다고 알려져 있다. 따라서 본 연구에서는 브라시노스테로이드와 광범위스트레스 내성을 연결하는 중요한 생물학적 네트워크를 이해하기 위해, Agilent Arabidopsis $4{\times}44K$ oligo chip을 이용하여 브라시노스테로이드 신호가 강화된 bes1-D 계통의 전 전사체 비교분석을 수행하였다. 그 결과 bes1-D 계통에서 DEGs (Differentially Expressed Genes)를 1,091 (562 up-regulated, 529 down-regulated) 개 선발하였다. 또한 선발된 유전자들의 GO 와 단백질 상호작용 네트워크 분석을 통해 대사, 발달, 스트레스, 면역, 방어 반응에 관련된 주요 브라시노스테로이드 신호전달과 연결된 스트레스 관련 유전자군을 분리하였다. 선발된 유전자중 NB-ARC와 FLS2는 bes1-D 계통이 야생형 En-2 계통에 비해 약 6배 정도의 발현량이 증가되었으며, TIR1, TSA1, OCP3 유전자등은 bes1-D 계통이 야생형 En-2 계통에 비해 발현이 감소되었다. 또한 브라시노스테로이드 활성형 계통이 야생형 식물체 계통에 비해 가뭄 스트레스 및 병원균에 대해 저항력이 향상되었다. 따라서 microarray 분석을 통한 유전자 간 발현 네트워크와 유전체 정보를 결합하여 대단위 주요 기능 유전자들을 동정할 수 있는 방법을 고안하여 실험에 사용하였다. 이를 통해 기능 획득 돌연변이 bes1-D가 식물들이 다양한 스트레스 환경에 적응할 수 있는 반응을 조절한다는 사실을 보여주고 있다.

• 한국ITS학회 논문지
• /
• 제7권6호
• /
• pp.63-69
• /
• 2008

RF 송수신기 설계 분야에서 활발하게 연구하고 있는 융복합 단일칩 설계 기술은 차내 무선망을 위한 차량 무선 단말기에도 적용 가능하며, 이의 실현을 통하여 좀 더 경제적이고 소형화된 차내 융복합 시스템을 구현할 수 있다. 제안된 광대역 전압제어 발진기는 차내 무선망에 사용할 수 있는 표준인 CDMA, PCS, GSM850, 끌림, WCDMA, WLAN, Bluetooth, WiBro, S-DMB, DSRC, GPS, DVB-H/DMB-T/H(L Band) 등의 주파수 대역을 만족시킬 수 있도록 제안된 frequency planning을 따른다. 또한, cross-coupled된 트랜지스터 한 쌍과 MOS varactor에 PMOS를 채택함과 동시에, capacitor array에서는 differential 스위칭을 사용함으로써 위상잡음을 개선하였다. 측정결과, $5.3{\sim}6.0\;mW$의 전력을 소모하며, 주파수 대역은 $4.05{\sim}5.62\;GHz$ (33%의 tuning range)이고 위상잡음은 1 MHz의 offset 주파수에서 -117.16 dBc/Hz이며 이때 figure of merit (FOM)은 $180.5{\sim}180.8$이다.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.39-46
• /
• 2016

본 논문에서는 음성 신호의 디지털 데이타 변환을 위한 인버터와 1.5비트 비교기를 이용한 CMOS 3차 델타-시그마 변조기를 설계하였다. 제안하는 3차 델타-시그마 변환기는 연산증폭기 대신에 1.5비트 비교기를 이용한 멀티비트 구조로 낮은 OSR에서 단일비트 4차 델타-시그마 변조기 대비 높은 신호대 잡음비를 확보하고 인버터 기반 적분기를 사용하여 소모 전력을 최소화 시키며 인버터 기반 적분기 회로를 아날로그 덧셈기로 이용함으로써 전력소모를 감소시키고 회로구조를 단순화 시켰다. 제안한 델타-시그마 변조기는 0.18um CMOS 표준 공정을 통해 제작되었으며, 전체 칩면적은 $0.36mm^2$으로 설계되었다. 제작된 칩의 측정 결과 아날로그 회로는 공급전압 0.8V에서 $28.8{\mu}W$, 디지털 회로는 공급전압 1.8V에서 $66.6{\mu}W$로 총 $95.4{\mu}W$의 전력소모가 측정되었다. 델타-시그마 변조기의 동작주파수 2.56MHz, OSR 64배의 조건에서 2.5kHz의 입력 정현파 신호를 인가하였을 때 SNDR은 80.7 dB, 유효비트수는 13.1 비트, 동적범위는 86.1 dB로 측정되었다. 측정결과로부터 FOM(Walden)은 269 fJ/step, FOM(Schreier)는 169.3 dB로 계산되었다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.117-124
• /
• 2009

본 논문에서는 UWB용 송수신기에서 LO 주파수를 생성해주는 주파수 합성기의 설계 결과를 보여주고 있다. 빠른 채널 스위칭 시간을 만족하기 위해서 1개의 PLL 과 여러 개의 분주기들과 SSB 믹서를 이용한 Sub-Band Generator로 구성하였으며, 전류 소모 및 면적을 최소화 하도록 설계하였다. 또한, 효과적인 주파수 플래닝을 통하여, 1개의 PLL로부터 생성된 636 MHz의 단일 주파수를 입력으로 받아 UWB Band Group 1 에 해당하는 3432 MHz, 3960 MHz, 4488 MHz의 중심 주파수를 발생시키는 Sub-Band Generator를 설계하였다. VCO의 튜닝 범위를 넓히면서도, 해상도를 높이기 위하여 MIM 커패시터, Varactor, DAC를 이용한 새로운 고 해상도 VCO 튜닝 기법을 제안하였다. 또한 본 논문에서 제안한 주파수 합성기의 구조는 기저 대역 모뎀의 ADC를 위한 클록을 공급하기 때문에 모뎀에서 ADC에 클록을 공급하기 위한 PLL을 제거할 수 있는 장점이 있다. VCO의 튜닝 범위는 1.2 GHz이며, 6336 MHz의 출력 주파수에서의 위상 잡음은 1 MHz 옵셋에서 -112 dBc/Hz 로 측정 되었다. UWB용 PLL 및 Sub-Band Generator는 0.13 ${\mu}m$ CMOS 공정으로 설계하였으며, 전체 Chip 면적은 2 ${\times}$ 2 mm2 이다. 전력 소모는 1.2 V 의 공급 전원에서 60 mW이다.

• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.49-60
• /
• 2010

최근 휴대폰, PDA 등과 같은 모바일 전자 기기들의 사용이 급증하면서 다기능, 고성능, 초소형의 패키지가 시장에서 요구되고 있다. 따라서 사용되는 패키지의 크기도 더 작아지고 얇아지고 있다. 패키지에 사용되는 실리콘 다이 및 기판의 두께가 점점 얇아지면서 휨 변형, 크랙 발생, 및 기타 여러 신뢰성 문제가 크게 대두되고 있다. 이러한 신뢰성 문제는 서로 다른 패키지 재료의 열팽창계수의 차이에 의하여 발생된다. 따라서 초박형의 패키지의 경우 적절한 패키지물질과 두께 및 크기 등의 선택이 매우 중요하다. 본 논문에서는 현재 모바일 기기에 주로 사용되고 있는 CABGA, fcSCP, SCSP 및 MCP (Multi-Chip Package) 패키지에 대하여 휨과 응력의 특성을 수치해석을 통하여 연구하였다. 특히 휨 현상에 영향을 줄 수 있는 여러 중요 인자들, 즉 EMC 몰드의 두께 및 물성(탄성계수 및 열팽창 계수), 실리콘 다이의 두께와 크기, 기판의 물성 등이 휨 현상에 미치는 영향을 전반적으로 고찰하였다. 이를 통하여 휨 현상 메커니즘과 이를 제어하기 위한 중요 인자를 이해함으로써 휨 현상을 최소화 하고자 하였다. 휨 해석 결과 가장 큰 휨 값을 보인 SCSP에 대하여 실험계획법의 반응표면법을 이용하여 휨이 최소화되는 최적 조합을 구하였다. SCSP 패키지에서 휨에 가장 큰 영향을 미치는 인자는 EMC 두께 및 열팽창 계수, 기판의 열팽창계수, 그리고 실리콘 다이의 두께였다. 궁극적으로 최적화 해석을 통하여 SCSP의 휨을 $10{\mu}m$로 줄일 수 있음을 알 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제31권5호
• /
• pp.313-319
• /
• 2018

This study introduces a new investigation report on the microstructural and electrical property changes of $ZnO-Zn_2BiVO_6-Mn_3O_4$ (ZZMn), where 0.33 mol% of $Mn_3O_4$ and 0.5 mol% of $Zn_2BiVO_6$ were added to ZnO (99.17 mol%) as liquid phase sintering aids. $Zn_2BiVO_6$ contributes to the decrease of sintering temperatures by up to $800^{\circ}C$, and segregates its particles at the grain boundary, while $Mn_3O_4$ enhances ${\alpha}$, the nonlinear coefficient, of varistor properties up to ${\alpha}=62$. In comparison, when the sintering temperature is increased from $800^{\circ}C$ to $1,000^{\circ}C$, the resistivity of ZnO grains decreases from $0.34{\Omega}cm$ to $0.16{\Omega}cm$, and the varistor property degrades. Oxygen vacancy ($V_o^{\bullet}$) (P1, 0.33~0.36 eV) is formed as a dominant defect. Two different kinds of grain boundary activation energies of P2 (0.51~0.70 eV) and P3 (0.70~0.93 eV) are formed according to different sintering temperatures, which are tentatively attributed to be $ZnO/Zn_2BiVO_6$-rich interface and ZnO/ZnO interface, respectively. Accordingly, this study introduces a progressive method of manufacturing ZnO chip varistors by way of sintering ZZMn-based varistor under $900^{\circ}C$. However, to procure a higher reliability, an in-depth study on the multi-component varistors with double-layer grain boundaries should be executed.

• 한국정밀공학회지
• /
• 제31권10호
• /
• pp.881-887
• /
• 2014

Peltier 효과를 이용한 박막형 열전 냉각 모듈은 열전 재료에 의한 열 출입의 방향에 따라서 수직형 구조와 수평구조로 나누어진다. 이와 같은 박막형 열전 냉각 모듈의 성능은 기존의 벌크 형태의 냉각 모듈을 평가하기 위해 사용하는 모델을 이용하여 측정할 수 있다. 우리가 제조한 열전 박막을 모델에 적용하여 열전재료의 길이 변화에 따른 열 방출 성능을 평가 하여 보았다. 재료의 성능이 향상됨에 따라서 동일한 열 전기적 저항에서 최대 열 방출 성능은 $73.9W/cm^2$에서 $131.2W/cm^2$으로 크게 증가하는 것을 알 수 있었다. 또한 방사 형태로 $10{\mu}m$ 두께의 열전 재료와 전극들이 두께가 각기 다른 기판 위에 형성된 수평형 냉각 모듈을 설계하여 $10{\mu}m$ 두께의 $SiO_2$ 멤브레인 위에 열전재료가 형성된 열전 모듈에서 22 K의 온도 차를 해석결과로부터 알 수 있었다. 이와 같은 결과로부터 열전 재료의 특성과 모듈의 열 전기적 저항은 필연적으로 짧은 열전 재료의 길이와 두께를 갖는 박막형 열전 모듈을 높은 효율의 모듈로 설계하기 위해 반드시 고려되어 되어야 할 요소임을 확인 할 수 있다.