• 제목/요약/키워드: Modified Sum-Product Algorithm

검색결과 5건 처리시간 0.02초

저밀도 패리티 검사부호에서 오류마루 감소를 위한 수정 합-곱 알고리즘 (A Modified Sum-Product Algorithm for Error Floor Reduction in LDPC Codes)

  • 유석근;강석근;주언경
    • 한국통신학회논문지
    • /
    • 제35권5C호
    • /
    • pp.423-431
    • /
    • 2010
  • 본 논문에서는 저밀도 패리티 검사부호의 복호에서 발생하는 트랩핑 세트에 갇힌 오류를 정정할 수 있는 수정 합-곱 알고리즘을 제안한다. 원래 합-곱 알고리즘과는 달리 제안된 방법은 반복복호의 실패 원인이 트랩핑 세트인지를 판단하는 과정과 트랩핑 세트에 갇힌 오류를 정정하는 2단계 복호과정으로 구성된다. 수정 합-곱 알고리즘에서는 트랩핑 세트에 포함된 변수노드를 검색하기 위하여 실패 검사노드 집합과 경판정 비트들의 천이패턴을 이용한다. 그리고 검색된 변수노드의 정보를 반전시킨 다음 합-곱 알고리즘을 수행함으로써 트랩핑 세트에 갇힌 오류를 정정한다. 모의실험 결과 제안된 복호알고리즘은 신호 대 잡음비의 증가에 따라 지속적으로 향상되는 오류성능을 보인다. 따라서 수정 합-곱 알고리즘은 저밀도 패리티 검사부호에서 발생하는 오류마루 현상을 현저히 감소시키거나 거의 제거할 수 있는 것으로 사료된다.

복잡도를 줄인 LDPC 복호를 위한 새로운 Simplified Sum-Product 알고리즘 (New Simplified Sum-Product Algorithm for Low Complexity LDPC Decoding)

  • 한제희;선우명훈
    • 한국통신학회논문지
    • /
    • 제34권3C호
    • /
    • pp.322-328
    • /
    • 2009
  • 본 논문은 BER 성능을 높인 LDPC 복호를 위한 새로운 SSP 알고리즘을 제안한다. 제안하는 SSP 알고리즘은 추가적인 연산 없이 곱셈 연산과 나눗셈 연산을 덧셈 연산과 뺄셈 연산으로 대체가 가능하다. 제안하는 SSP 알고리즘은 In[tanh(x)] 함수와 $tanh^{-1}[exp(x)]$ 함수를 각각의 양자화 테이블을 사용하여 단순화하기 때문에 연산 복잡도를 줄일 수 있다. 시뮬레이션 결과 제안하는 SSP 알고리즘은 기존의 근사화 SP 알고리즘과 비교하여 BER 성능을 $0.3\;{\sim}\;0.8\;dB$ 향상시킨 것을 보여준다.

MIN-SUM 복호화 알고리즘을 이용한 LDPC 오류정정부호의 성능분석 (Convergence of Min-Sum Decoding of LDPC codes under a Gaussian Approximation)

  • Heo, Jun
    • 한국통신학회논문지
    • /
    • 제28권10C호
    • /
    • pp.936-941
    • /
    • 2003
  • 최근에 소개된 density evolution 기법은 sum-product 알고리즘에서 LDPC 부호가 갖는 성능의 한계를 분석하였다[1]. 또한. Iterative decoding 알고리즘에서 전달되는 정보가 Gaussian 확률분포를 갖는 점을 이용하여 기존의 density evolution 기법을 단순화 시킨 연구결과가 소개되었다[2]. 한편. LDPC 부호의 한계 성능을 sum-product가 아닌 min-sum 알고리즘에서 분석한 결과가 최근에 발표되었다[3]. 본 논문에서는 이러한 일련의 연구 결과를 바탕으로 min-sum 알고리즘을 이용하면서 Gaussian 확률 분포 특성을 이용한 density evolution 기법을 소개한다. 제안된 density evolution 기법은 기존의 방법보다 적은 계산으로 정확한 threshold를 구할 수 있으며. 그 결과가 numerical simulation 결과와 잘 일치함을 나타내었다.

Simplified 2-Dimensional Scaled Min-Sum Algorithm for LDPC Decoder

  • Cho, Keol;Lee, Wang-Heon;Chung, Ki-Seok
    • Journal of Electrical Engineering and Technology
    • /
    • 제12권3호
    • /
    • pp.1262-1270
    • /
    • 2017
  • Among various decoding algorithms of low-density parity-check (LDPC) codes, the min-sum (MS) algorithm and its modified algorithms are widely adopted because of their computational simplicity compared to the sum-product (SP) algorithm with slight loss of decoding performance. In the MS algorithm, the magnitude of the output message from a check node (CN) processing unit is decided by either the smallest or the next smallest input message which are denoted as min1 and min2, respectively. It has been shown that multiplying a scaling factor to the output of CN message will improve the decoding performance. Further, Zhong et al. have shown that multiplying different scaling factors (called a 2-dimensional scaling) to min1 and min2 much increases the performance of the LDPC decoder. In this paper, the simplified 2-dimensional scaled (S2DS) MS algorithm is proposed. In the proposed algorithm, we figure out a pair of the most efficient scaling factors which multiplications can be replaced with combinations of addition and shift operations. Furthermore, one scaling operation is approximated by the difference between min1 and min2. The simulation results show that S2DS achieves the error correcting performance which is close to or outperforms the SP algorithm regardless of coding rates, and its computational complexity is the lowest comparing to modified versions of MS algorithms.

Single Parity Check 부호를 적용한 3차원 Turbo Product 부호의 효율적인 복호 알고리즘 (Effective Decoding Algorithm of Three dimensional Product Code Decoding Scheme with Single Parity Check Code)

  • 하상철;안병규;오지명;김도경;허준
    • 한국통신학회논문지
    • /
    • 제41권9호
    • /
    • pp.1095-1102
    • /
    • 2016
  • 본 논문에서는 single parity check 부호(SPC)를 포함하는 3차원 turbo product 부호(TPC)의 효율적인 복호 기법을 제안한다. 일반적으로 TPC의 부호율을 극대화하기 위한 목적으로 부호 길이가 짧은 축에서 SPC 부호를 적용한다. 그러나 SPC 부호가 오류 정정 능력이 없는 부호이기 때문에 3차원 TPC를 Chase-Pyndiah 복호 알고리즘만으로 복호할 경우, 2차원 TPC에 비하여 성능 개선이 거의 발생하지 않는다. 본 논문에서는 이를 개선하기 위해 다음의 2가지 기법을 복호 과정에 적용하였다. 우선 SPC 부호로 이루어진 축에서는 구현 복잡도를 낮추기 위하여 $min^*$-sum 알고리즘을 복호 방법으로 적용하였으며, 반복 복호 방식으로는 성능 개선을 위해 직렬 복호 방식을 변형한 방식을 이용하였다. 마지막으로 이를 적용한 TPC 시뮬레이터의 성능을 비교 분석하고, 실제 하드웨어 구현과정에서 고려해야 할 부분을 소개한 후, VHDL을 이용하여 3차원 TPC를 설계하였다.