• Journal of electromagnetic engineering and science
• /
• 제10권1호
• /
• pp.25-27
• /
• 2010

This paper presents a gain and phase mismatch calibration technique for an image-reject RF receiver. The gain mismatch is calibrated by directly measuring the output signal amplitudes of two signal paths. The phase mismatch is calibrated by measuring the output amplitude of the final IF output at the image band. The calibration of the gain and phase mismatch is performed at power-up, and the normal operation of the RF receiver does not interfere with the mismatch calibration circuit. To verify the proposed technique, a 2.4-GHz Weaver image-reject receiver with the gain and phase mismatch calibration circuit is implemented in a 0.18-${\mu}m$ CMOS technology. The overall receiver achieves a voltage gain of 45 dB and a noise figure of 4.8 dB. The image rejection ratio(IRR) is improved from 31 dB to 59.76 dB even with 1 dB and $5^{\circ}$ mismatch in gain and phase, respectively.

• 전기학회논문지
• /
• 제60권2호
• /
• pp.320-324
• /
• 2011

A digital technique is adopted to calibrate the current mismatch of the charge pump (CP) in phase-locked loops. A 2 GHz charge pump PLL (CPPLL) is used to justify the proposed calibration technique. The proposed digital calibration technique is implemented simply using a counter. The proposed calibration technique reduces the calibration time by up to a maximum of 50% compared other with techniques. Also by using a dual-mode CP, good current matching characteristics can be achieved to compensate $0.5{\mu}A$ current mismatch in CP. It was designed in a standard $0.13{\mu}m$ CMOS technology. The maximum calibration time is $33.6{\mu}s$ and the average power is 18.38mW with 1.5V power supply and effective area is $0.1804mm^2$.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.420-423
• /
• 2015

이진가중치 전하재분배 DAC는 커패시터를 기반으로 구동하고 커패시터 값에 따라서 데이터 변환을 시킨다. 전하재분배 DAC의 성능을 결정하는 가장 중요한 요소는 정확한 커패시터와 트랜지스터 소자들의 크기와 특성의 보장이다. 그러나 고해상도의 DAC에서는 회로의 레이아웃 설계시의 mismatch와 칩의 공정변화에 의해 다양한 기생소자 성분 발생과 소자특성의 변화를 피하기는 매우 어렵다. 이러한 소자 mismatch는 DAC 각 비트의 해당 아날로그 값에 비선형 오차를 발생시켜 SNDR 성능저하를 가져오게 된다. 본 논문에서는 커패시터 mismatch에 의한 DAC의 데이터 오차를 감지하고 이를 보상하는 방법을 제안한다. 제안된 방법은 2개의 동일한 DAC를 사용한다. 2개의 DAC는 고정된 차이를 가진 2개의 디지털 입력을 사용함으로써 각각 데이터가 변환된다. 비교기는 허용되는 차이 보다 큰 비선형 오차를 찾을 수 있다. 우리가 제안하는 보정 방법은 비교기가 오차를 제거 할 때 까지 DAC의 커패시터 사이즈를 바꾸면서 미세한 조정을 할 수 있다. 시뮬레이션은 12bit 이진가중치 전하재분배 디지털-아날로그 변환기의 커패시터 mismatch 보정과 비선형 오차를 효과적으로 감지하는 방법을 나타낸다.

• 한국통신학회논문지
• /
• 제39A권4호
• /
• pp.206-208
• /
• 2014

본 논문에서는 LTE-A용 Carrier Aggregation 지원 단말의 IQ 불일치 (IQ Mismatch)를 분석하고 아날로그 블록 각각에 대해 IQ 불일치 모델을 수학적으로 유도한다. 그리고 이에 근거하여 디지털 보정 알고리즘을 제안하고 모의 실험을 통해 수신 성능을 평가한다.

• 디지털산업정보학회논문지
• /
• 제9권4호
• /
• pp.51-57
• /
• 2013

Research on calibration of array antenna has become a hot spot in the area of signal processing and it is necessary to obtain the phase mismatch of each antenna channel. This paper presents a new calibration method for an array antenna system. In order to calibrate the phase mismatch of each antenna channel, we used primary synchronization signal (PSS) which exists in LTE downlink frame. Primary synchronization signal (PSS) is based on a Zadoff-Chu sequence which has a good correlation characteristic. By using correlation calculation, we can extract primary synchronization signal (PSS). After extracting primary synchronization signal (PSS), we use it to calibrate and reduce the phase errors of each antenna channel. In order to verify the new array antenna calibration algorithm which is proposed in this paper, we have simulated the proposed algorithm by using MATLAB. The array antenna system consists of two antenna elements. The phase mismatch of first antenna and second antenna is calculated accurately by proposed algorithm in the experiment test. Theory analysis and MATLAB simulation results are shown to verify the calibration algorithm.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.433-442
• /
• 2010

본 논문에서는 멀티베이스라인 인터페로미터 방향 탐지 시스템에서 진폭 및 위상 부정합 오차를 보정할 수 있는 공분산행렬 기반 자체 교정 알고리즘을 제안한다. 제안된 기법은 비용함수를 정의한 후 제한 조건을 갖는 비선형 최소화 방법으로서, 공간 섹터를 이용하여 부정합 오차를 획기적으로 교정하는 알고리즘이다. 다만 공간 섹터를 선정하기 위하여 초기 추정각을 요구하는 단점이 있으나, 이는 일반적인 비선형 최소화 문제의 공통적인 단점이다. 적절한 공간 섹터 간격을 선정하여 시뮬레이션한 결과, 제안된 방법이 기존 인터페로미터 방식보다 표본바이어스, 표본표준편차, 평균제곱오차면에서 획기적으로 우수한 통계적 성능을 보여주었다. 더구나 섹터 간격이 도래각과 $5^{\circ}$ 이내일 경우에, 30 dB의 진폭 부정합 및 $50^{\circ}$ 이상 큰 값의 위상 부정합이 발생하는 경우에도 획기적인 보정 능력을 보여주었으며, 신호대 잡음비에도 덜 민감한 특징을 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.553-554
• /
• 2008

In a general way, Current scaling DACs are used in wireless communication systems. But there are degradations of important factors because of mismatch of current source corresponding to high resolution. To solve the problem, Calibration methods are researched lately. Mismatch of current source is corrected by Calibration method and then corrected current values are delivered to Core DAC. As a results, Degradations of important factors that produced by increment of non-linearity are suppressed by calibration method.

• ETRI Journal
• /
• 제36권6호
• /
• pp.894-904
• /
• 2014

Blind mismatch correction of time-interleaved analog-to-digital converters (TI-ADC) is a challenging task. We present a practical blind calibration technique for low-computation, low-complexity, and high-resolution applications. Its key features are: dramatically reduced computation; simple hardware; guaranteed parameter convergence with an arbitrary number of TI-ADC channels and most real-life input signals, with no bandwidth limitation; multiple Nyquist zone operation; and mixed-domain error correction. The proposed technique is experimentally verified by an M = 4 400 MSPS TI-ADC system. In a single-tone test, the proposed practical blind calibration technique suppressed mismatch spurs by 70 dB to 90 dB below the signal tone across the first two Nyquist zones (10 MHz to 390 MHz). A wideband signal test also confirms the proposed technique.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권1호
• /
• pp.96-100
• /
• 2015

Adaptive background gain calibration loop for multi-lane serial links is proposed. In order to detect and cancel gain mismatches between lanes, a single digital loop using a ${\sum}{\Delta}$ ADC is employed, which provides a real-time adaptation of gain variations and is shared among all lanes to reduce power and area. Evaluation result showed that gain mismatches between lanes were well calibrated and tracked, resulting in timing budget at $10^{-6}$ BER increased from 0.261 UI to 0.363 UI with stable loop convergence.

• 한국전자파학회논문지
• /
• 제29권7호
• /
• pp.491-499
• /
• 2018

잡음지수분석기의 일반적인 교정방법은 잡음전원을 이용하는 방법이다. 이 방법은 교정 시 잡음전원과 잡음지수분석기의 부정합을 고려하지 않기 때문에 측정결과에서 심각한 불규칙 리플을 동반한다. 본 논문에서는 잡음전원과 잡음지수분석기의 부정합을 모두 고려한 새로운 잡음지수분석기의 교정 및 이를 이용한 새로운 잡음상관행렬 측정방법을 제안한다. 제안하는 방법은 uncorrected 잡음전력을 이용, 교정하지 않은 잡음지수분석기의 이득과 잡음상관행렬을 결정하였다. 그리고 결정된 이득과 잡음상관행렬을 이용, DUT에 대한 잡음상관행렬 측정결과에서 잡음지수분석기의 영향을 교정하였다. 제안된 방법을 통해, 측정된 DUT의 잡음파라미터는 상대적인 잡음비를 이용한 측정 결과와 같은 정도의 불규칙 리플을 보였다.