• Journal of Ceramic Processing Research
• /
• 제13권spc1호
• /
• pp.128-131
• /
• 2012

The selective area growth light emitting diode on GaN substrate was grown using mixed-source HVPE method with multi-sliding boat system. The GaN substrate was grown using mixed-source HVPE system. Te-doped AlGaN/AlGaN/Mg-doped AlGaN/Mg-doped GaN multi-layers were grown on the GaN substrate. The appearance of epi-layers and the thickness of the DH was evaluated by SEM measurement. The DH metallization was performed by e-beam evaporator. n-type metal and p-type metal were evaporated Ti/Al and Ni/Au, respectively. At the I-V measurement, the turn-on voltage is 3 V and the differential resistance is 13 Ω. It was found that the SAG-LED grown on GaN substrate using mixed-source HVPE method with multi-sliding boat system could be applied for developing high quality LEDs.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1993년도 춘계학술대회 논문집
• /
• pp.96-99
• /
• 1993

대면적 액정 표시판 (Liquid Crystal Display:LCD) panel내(內)의 구동소자인 비정질 실리콘 (amorphous silicon) 박막 트랜지스터 (Thin Film Transistor:TFT)의 구동신호전달 소자특성 향상을 위한 본(本) 연구의 목적은 액정 panel TFT 제조공정 상(上)의 증착금속 전극박막들의 Test Elements Group(TEG) metal line pattern별(別) 전기적 저항특성 평가에 있다. 현(現) TFT 전극용(用)으로 개발이 진행 중(中)인 Aluminum(Al), Tantalum(Ta) 및 Chromium(Cr) 이 특성평가 대상 금속 박막으로 선정 되었으며, 이들 금속막의 증착 thickness 와 TEG metal line width가 저항특성 변수로 성립 되었다. 본(本) 실험을 통해 금속 박막의 TEG line width별(別) 체적(體積)저항 (bulk resistance), 면(面)저항(sheet resistance), 비(比)저항 (resistivity) 및 기판 상(上)의 metal pattern 위치 변화에 따른 전기적 저항 uniformity 특성변화 평가가 있었다. TEG metal line 측정 변위에 따른 저항율의 선형변화 특성도 연구 되었으며, metal line별(別) 전기적 연속, 불연속 배선 단락 특성(electrical continuity test) 관찰도 있었다.

• 마이크로전자및패키징학회지
• /
• 제6권4호
• /
• pp.1-7
• /
• 1999

MCM-D 기판에 수동소자를 내장시키는 공정을 개발하였다. MCM-D 기판은 Cu/감광성 BCB를 각각 금속배선 및 절연막 재료로 사용하였고, 금속배선은 Ti/cu를 각각 1000$\AA$/3000$\AA$으로 스퍼터한 후 fountain 방식으로 전기 도금하여 3 um Cu를 형성하였으며, BCB 층에 신뢰성있는 비아형성을 위하여 BCB의 공정특성과 $C_2F_6$를 사용한 플라즈마 cleaning영향을 AES로 분석하였다. 이 실험에서 제작한 MCM-D 기판은 절연막과 금속배선 층이 각각 5개, 4개 층으로 구성되는데 저항은 2번째 절연막 위에 thermal evaporator 방식으로 NiCr을 600$\AA$증착하여 시트저항이 21 $\Omega$/sq가 되게 형성하였고. 인덕터는 coplanar 구조로 3, 4번째 금속배선층에 형성하였으며, 커패시터는 절연막으로 PECVD $Si_3N_4$를 900$\AA$증착한 후 1, 2번째 금속배선층에 형성하여 88nF/$\textrm {cm}^2$의 커패시턴스를 얻었다. 이 공정은 PECVD $Si_3N_4$와 thermal evaporation NiCr 공정을 이용함으로써 기존의 반도체 공정을 이용하여 MCM-D 기판에 수동소자를 안정적으로 내장시킬 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제11권1호
• /
• pp.77-85
• /
• 2004

플라즈마 리플로우 솔더링에서 솔더볼의 접합성을 향상시키기 위해 UBM(Under Bump Metallization)을 Ar-10vol%$H_2$플라즈마로 클리닝하는 방법을 연구하였다. UBM층은 Si 웨이퍼 위에 Au(두께; 20 nm)/ Cu(4 $\mu\textrm{m}$)/ Ni(4 $\mu\textrm{m}$)/ Al(0.4 $\mu\textrm{m}$)을 웨이퍼 측으로 차례대로 증착하였다. 무연 솔더로는Sn-3.5wt%Ag, Sn-3.5wt%Ag-0.7wt%Cu를 사용하였고 Sn-37wt%Pb를 비교 솔더로 사용하였다. 지름이500 $\mu\textrm{m}$인 솔더 볼을 플라즈마 클리닝 처리를 한 UBM과 처리하지 않은 UBM위에 놓고, Ar-10%$H_2$플라즈마 분위기에서 플럭스 리스 솔더링하였다. 이 결과는 플럭스를 사용하여 대기 중에서 열풍 리플로우한 결과와 비교하였다. 실험 결과, 플라즈마 클리닝 후 플라즈마 리플로우한 솔더의 퍼짐율이 클리닝 하지 않은 플라즈마 솔더링보다 20-40%정도 더 높았다. 플라즈마 클리닝 후 플라즈마 리플로우한 솔더 볼의 전단 강도는 약58-65MPa로, 플라즈마 클리닝 하지 않은 플라즈마 리플로우보다 60-80%정도 높았으며, 플럭스를 사용한 열풍 리플로우보다는 15-35%정도 높았다. 따라서 Ar-10%$H_2$가스를 사용하여 UBM에 플라즈마 클리닝하는 공정은 플라즈마 리플로우 솔더 볼의 접합강도를 향상시키는데 상당한 효과가 있는 것으로 확인되었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.45-49
• /
• 2001

We have investigated physical and electrical properties of the Hf $O_2$/HfS $i_{x}$/ $O_{y}$ thin film for alternative gate dielectrics in the metal-oxide-semiconductor device. The oxidation of Hf deposited directly on the Si substrate results in the H $f_{x}$/ $O_{y}$ interfacial layer and the high-k Hf $O_2$film simultaneously. Interestingly, the post-oxidation N2 annealing of the H102/H1Si70y thin films reduces(increases) the thickness of an amorphous HfS $i_{x}$/ $O_{y}$ layer(Hf $O_2$ layer). This phenomenon causes the increase of the effective dielectric constant, while maintaining the excellent interfacial properties. The hysteresis window in C-V curves and the midgap interface state density( $D_{itm}$) of Hf $O_2$/HfS $i_{x}$/ $O_{y}$ thin films less than 10 mV and ~3$\times$10$^{11}$ c $m^{-2}$ -eV without post-metallization annealing, respectively. The leakage current was also low (1$\times$10-s A/c $m^2$ at $V_{g}$ = +2 V). It is believed that these excellent results were obtained due to existence of the amorphous HfS $i_{x}$/ $O_{y}$ buffer layer. We also investigated the charge trapping characteristics using Fowler-Nordheim electron injection: We found that the degradation of Hf $O_2$/HfS $i_{x}$/ $O_{y}$ gate oxides is more severe when electrons were injected from the gate electrode.e electrode.e.e electrode.e.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.832-835
• /
• 2001

We report the structural and electrical properties of hafnium oxide (HfO$_2$) films with tungsten silicide (WSi$_2$) metal gate. In this study, HfO$_2$thin films were fabricated by oxidation of sputtered Hf metal films on Si, and WSi$_2$was deposited directly on HfO$_2$by LPCVD. The hysteresis windows in C-V curves of the WSi$_2$HfO$_2$/Si MOS capacitors were negligible (<20 mV), and had no dependence on frequency from 10 kHz to 1 MHz and bias ramp rate from 10 mV to 1 V. In addition, leakage current was very low in the range of 10$^{-9}$ ~10$^{-10}$ A to ~ 1 V, which was due to the formation of interfacial hafnium silicate layer between HfO$_2$and Si. After PMA (post metallization annealing) of the WSi$_2$/HfO$_2$/Si MOS capacitors at 500 $^{\circ}C$ EOT (equivalent oxide thickness) was reduced from 26 to 22 $\AA$ and the leakage current was reduced by approximately one order as compared to that measured before annealing. These results indicate that the effect of fluorine diffusion is negligible and annealing minimizes the etching damage.

• 마이크로전자및패키징학회지
• /
• 제15권4호
• /
• pp.1-7
• /
• 2008

본 실험에서는 두가지 리플로 시스템에 따라 솔더 범프 내에 생성되는 금속간 화합물의 성장거동에 대하여 연구하였다. 산화막이 증착된 Si 기판 위에 직류 마그네트론 스퍼터링을 이용하여 Ti(50 nm), Cu($1{\mu}m$), Au(50 nm), Ti(50 nm)의 박막을 형성한 후, 전해 도금을 이용하여 $5{\mu}m$두께의 Cu 범프와 $20{\mu}m$ 두께의 Sn 범프를 형성하였다. 급속열처리장치(RTA)와 일반 리플로를 이용하여 전해 도금으로 형성된 Sn($20{\mu}m$)/Cu($5{\mu}m$) 범프를 동일한 온도에서 각각 리플로 공정을 진행한 결과, 급속열처리장치를 이용하여 리플로를 할 때, 플럭스를 사용하지 않고 범프로 형성할 수 있었으며, 솔더 계면에 형성된 금속간 화합물이 일반 리플로의 경우보다 더 얇게 형성되었다.

• 대한금속재료학회지
• /
• 제47권3호
• /
• pp.202-208
• /
• 2009

The effects of aging time on the microstructure and shear strength of the Low Temperature Co-fired Ceramic (LTCC)/Ag pad/Electroless Nickel Immersion Gold (ENIG)/BGA solder joints were investigated through isothermal aging at $150^{\circ}C$ for 1000 h with conventional Sn-37Pb and Sn-3Ag-0.5Cu. $Ni_3Sn_4$ intermetallic compound (IMC) layers was formed at the interface between Sn-37Pb solder and LTCC substrate as-reflowed state, while $(Ni,Cu)_3Sn_4$ IMC layer was formed between Sn-3Ag-0.5Cu solder and LTCC substrate. Additional $(Cu,Ni)_6Sn_5$ layer was found at the interface between the $(Ni,Cu)_3Sn_4$ layer and Sn-3Ag-0.5Cu solder after aging at $150^{\circ}C$ for 500 h. Thickness of the IMC layers increased and coarsened with increasing aging time. Shear strength of both solder joints increased with increasing aging time. Failure mode of BGA solder joints with LTCC substrate after shear testing revealed that shear strength of the joints depended on the adhesion between Ag metallization and LTCC. Fracture mechanism of Sn-37Pb solder joint was a mixture of ductile and pad lift, while that of Sn-3Ag-0.5Cu solder joint was a mixture of ductile and brittle $(Ni,Cu)_3Sn_4$ IMC fracture morphology. Failure mechanisms of LTCC/Ag pad/ENIG/BGA solder joints were also interpreted by finite element analyses.

• 대한금속재료학회지
• /
• 제49권5호
• /
• pp.411-418
• /
• 2011

The current study investigates the electroplating characteristics of Sn-Cu eutectic micro-bumps electroplated on a Si chip for flip chip application. Under bump metallization (UBM) layers consisting of Cr, Cu, Ni and Au sequentially from bottom to top with the aim of achieving Sn-Cu bumps $10\times10\times6$ ${\mu}m$ in size, with 20${\mu}m$ pitch. In order to determine optimal plating parameters, the polarization curve, current density and plating time were analyzed. Experimental results showed the equilibrium potential from the Sn-Cu polarization curve is -0.465 V, which is attained when Sn-Cu electro-deposition occurred. The thickness of the electroplated bumps increased with rising current density and plating time up to 20 mA/$cm^2$ and 30 min respectively. The near eutectic composition of the Sn-0.72wt%Cu bump was obtained by plating at 10 mA/$cm^2$ for 20 min, and the bump size at these conditions was $10\times10\times6$ ${\mu}m$. The shear strength of the eutectic Sn-Cu bump was 9.0 gf when the shearing tip height was 50% of the bump height.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.23-29
• /
• 2006

Si-웨이퍼와 FR-4 기판을 상온에서 초음파 접합한 후, 접합부의 신뢰성을 평가하였다. Si-웨이퍼 상의 UBM(Under Bump Metallization)은 위에서부터 Cu/ Ni/ Al을 각각 $0.4{\mu}m,\;0.4{\mu}m,\;0.3{\mu}m$의 두께로 전자빔으로 증착하였다. FR-4 기판위의 패드는 위에서부터 Au/ Ni/ Cu를 각각 $0.05{\mu}m,\;5{\mu}m,\;18{\mu}m$의 두께로 전해 도금하여 형성하였다. 접합용 솔도로는 Sn-3.5wt%Ag을 두께 $100{\mu}m$으로 압연하여 사용하였다. 시편의 초음파 접합을 위하여 초음파 접합 시간을 0.5초에서 3.0초까지 0.5초 단위로 증가시키면서 상온에서 접합하였으며, 이 때 출력은 1,400W로 하였다. 실험 결과, 상온 초음파 접합법에 의해 신뢰성 있는 'Si-웨이퍼/솔더/FR-4기판' 접합부를 얻을 수 있었다. 접합부의 전단 강도는 접합 시간에 따라 증가하여 접합 시간 2.5초에서 65N으로 가장 높게 측정되었다. 이 후 접합 시간 3.0초에서는 전단 강도가 34N으로 감소하였는데, 이는 초음파 접합시간이 과도해지면서 Si-웨이퍼와 솔더 사이의 계면을 따라 균열이 발생되었기 때문으로 판단된다. 초음파 접합에 의해 Si-웨이퍼와 솔더 사이에서 생성된 금속간 화합물은 ($(Cu,Ni)_{6}Sn_{5}$)으로 확인되었다.