• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 추계학술대회 논문집 학회본부
• /
• pp.352-354
• /
• 1995

The optical and electrical properties of High Speed AlGaAs infrared LED by using metal wet etch process instead of metal lift-off process are investigated. The power out increases when metal contact is patterned by wet etch process. Forward voltage and Reverse voltage for metal wet etch process represent higher value than the metal lift-off process. The aging effect of power out also indicates good results with wet etch process. The wet etch process for metal contact reveals reliable LED device properties.

• 전기화학회지
• /
• 제16권1호
• /
• pp.1-8
• /
• 2013

본 총설에서는 Si 비등방성 식각(anisotropic etching) 공정인 metal-assisted chemical etching(MAC etch 혹은 MACE) 분야 기본 원리, 중요 변수, 그리고 최근 연구 성과들을 정리하였다. 1990년에 최초로 Si 표면에 금속 촉매를 증착한 후 $H_2O_2$/HF 기반 식각을 진행하면 용액 중에서도 비등방성 식각을 통해 다양한 고종횡비(high aspect ratio) 나노구조를 형성할 수 있다는 것이 밝혀 졌다. 고가의 진공기반 장비가 필요한 건식 식각에 비해, 습식 식각을 통해서도 상대적으로 간편하고 경제적으로 종횡비가 큰 Si 마이크로/나노 구조를 만들 수 있게 되었다. 초기 연구들을 통해 MAC etch중 산화제가 촉매에 의해 환원되고, 촉매/Si 계면 근처의 Si 원자들이 선택적으로 식각/용해되어 수직 방향으로 촉매가 Si 기판을 파고 들어가며 비등방성 식각이 발생함이 밝혀졌다. MAC etch에 영향을 미치는 중요 변수로는 금속 촉매의 종류 및 모양, 식각액의 조성, Si기판의 도핑 농도이다. 또한 본 총설은 MAC etch에 의해 형성된 Si 나노 구조를 이용한 태양전지, 수소 연료, 리튬 이온 전지 등의 응용 분야를 다루었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.747-750
• /
• 2007

본 연구는 부식을 방지하기 위해서는 metal line식각 후 염소 잔유물 과 plasma charge up을 식각 조건, PR strip조건 및 후속 세정 조건을 최적화함으로써 제거해야 한다고 제안 하였다. Metal line에 다량 분포하는 charge up은 후속 세정의 적정 PH와 만났을 때, 하부 tungsten plug의 부식을 유발 하게 된다. Metal line식각 및 PR strip후 세정에 있어 약액의 종류는 부식에 결정적인 영향을 미친다. Galvanic corrosion을 최소화하기 위한 적정 PH, metal attack을 최소화 할 수 있는 chemistry선택, 높은 식각 부산물 제거 효율의 약액, 최적의 $H_2O$처리 조건 등이 metal부식방지에 있어 결정적인 요소임을 확인하였다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제51권4호
• /
• pp.147-151
• /
• 2002

The resistances of metal2 contact to metall and poly Si are checked by various RF etch conditions in terms of pre-cleaning. The changes of resistance are evaluated by statistical analysis method(SAS) for the AC bias power, coil power and RF target. The contact area on poly Si is shown by TEM image and the distributions of contact resistance according to ar etch target and RTP are investigated. The RTP groups have larger variations than normal RF etch targets. When the RF etch target becomes lower and coil power becomes higher, the resistances of metal2 contact to metals and poly Si have lower contact resistance. But the condition of AC bias power did not satisfied low meta12 contacts resistance for metall and poly Si simultaneously. The R-square of ststistical analysis was 0.98 for resistances of meta12 contact to poly Si and 0.87 for resistances of meta12 contact to metall.

• Progress in Superconductivity
• /
• 제12권2호
• /
• pp.114-117
• /
• 2011

We report our efforts on the development of Nb-based non-hysteretic Josephson junction fabrication process for quantu device applications. By adopting and modifying the existing Nb-aluminum oxide tunnel junction process, we develop a process for non-hysteretic Josephson junction circuits using metal-silicide as metallic barrier material. We use sputter deposition of Nb and $MoSi_2$, PECVD deposition of silicon oxide as insulator material, and ICP-RIE for metal and oxide etch. The advantage of the metal-silicide barrier in the Nb junction process is that it can be etched in $SF_6$ RIE together with Nb electrode. In order to define a junction area precisely and uniformly, end-point detection for the RIE process is critical. In this paper, we employed thin Al layer for the etch stop, and optimized the etch condition. We have successfully demonstrated that the etch stop properties of the inserted Al layer give a uniform etch profile and a precise thickness control of the base electrode in Nb trilayer junctions.

• Transactions on Electrical and Electronic Materials
• /
• 제16권6호
• /
• pp.312-316
• /
• 2015

Through silicon via (TSV) technology holds the promise of chip-to-chip or chip-to-package interconnections for higher performance with reduced signal delay and power consumption. It includes high aspect ratio silicon etching, insulation liner deposition, and seamless metal filling. The desired etch profile should be straightforward, but high aspect ratio silicon etching is still a challenge. In this paper, we investigate the use of etch hard mask for finer TSVs etching to have clear definition of etched via pattern. Conventionally employed photoresist methods were initially evaluated as reference processes, and oxide and metal hard mask were investigated. We admit that pure metal mask is rarely employed in industry, but the etch result of metal mask support why hard mask are more realistic for finer TSV etching than conventional photoresist and oxide mask.

• 한국전기전자재료학회논문지
• /
• 제17권4호
• /
• pp.373-377
• /
• 2004

We have investigated the electrical characterization of metal-oxide-semiconductor (MOS) capacitors formed on the inductively coupled plasma (ICP) etch-damaged both n- and p-type 4H-SiC. We found that there was an effect of a sacrificial oxidation treatment on the etch-damaged surfaces. Current-voltage and capacitance-voltage measurements of these MOS capacitors were used and referenced to those of prepared control samples without etch damage. It has been found that a sacrificial oxidation treatment can improve the electrical characteristics of MOS capacitors on etch-damaged 4H-SiC since the effective interface density and fixed oxide charges of etch-damaged samples have been found to increase while the breakdown field strength of the oxide decreased and the barrier height at the SiC-SiO$_2$ interface decreased for MOS capacitors on etch-damaged surfaces.

• 한국재료학회지
• /
• 제16권3호
• /
• pp.151-156
• /
• 2006

A method for fabrication of nano-scale GaN structure by inductively coupled plasma etching is proposed, exploiting a thermal dewetting of Pt thin film as an etch mask. The nano-scale Pt metal islands were formed by the dewetting of 2-dimensional film on $SiO_2$ dielectric materials during rapid thermal annealing process. For the case of 30 nm thick Pt films, pattern formation and dewetting was initiated at temperatures greater $600^{\circ}C$. Controlling the annealing temperature and time as well as the thickness of the Pt metal film affected the size and density of Pt islands. The activation energy for the formation of Pt metal island was calculated to be 23.2 KJ/mole. The islands show good resistance to dry etching by a $CF_4$ based plasma for dielectric etching indicating that the metal islands produced by dewetting are suitable for use as an etch mask in the fabrication of nano-scale structures.

• 한국결정성장학회지
• /
• 제24권5호
• /
• pp.196-201
• /
• 2014

화학적 습식 에칭을 통해 AlN와 GaN의 결함 및 표면 특성을 분석했다. 화학적 습식 에칭은 단결정의 결함을 선택적으로 에칭하기 때문에 결정의 품질을 평가하는 좋은 방법으로 주목 받고 있다. AlN와 GaN의 단결정은 NaOH/KOH 용융액을 이용하여 에칭을 했으며, 에칭 후 표면 특성을 알아보기 위해 주사전자현미경(SEM)과 원자힘 현미경(AFM)을 촬영했다. 에치 핏의 깊이를 측정하여 표면에 따른 에칭 속도를 계산했다. 그 결과 AlN와 GaN 표면에는 두 개의 다른 형태에 에치 핏이 형성 되었다. (0001)면의 metal-face(Al, Ga)는 육각 추를 뒤집어 놓은 형태를 갖는 반면 N-face는 육각형 형태의 소구 모양(hillock structure)을 하고 있었다. 에칭 속도는 N-face가 metal-face(Al, Ga)보다 각 각 약 109배(AlN)와 5배 정도 빨랐다. 에칭이 진행되는 동안 에치 핏은 일정한 크기로 증가하다 서로 이웃한 에치 핏들과 합쳐지는 것으로 보여졌다. 또한 AlN와 GaN의 에칭 공정을 화학적 메커니즘을 통해 알아 보았는데, 수산화 이온($OH^-$)과 질소의 dangling bond에 영향을 받아 metal-face(Al, Ga)와 N-face가 선택적으로 에칭되는 것으로 추론되었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2015년도 추계학술대회 논문집
• /
• pp.244-245
• /
• 2015

PEALD TiN 금속 전극을 갖는 MOS device에서 SC1 ($NH_4/H_2O_2/H_2O=1:2:5$), SPM ($H_2SO_4/H_2O_2=10:1$), $H_2O_2$ etch chemical을 이용해 TiN 식각 후 oxide 표면 잔류 Ti에 의한 전기적 특성 분석을 진행 하였다. Etch chemical 중 SPM을 이용한 소자의 전기적 특성이 우수하였는데, 이는 잔류Ti atom의 양이 다른 etch chemical을 사용한 것 대비 낮았기 때문이다. 이로 인하여 낮은 leakage current, less frequency dependence의 특성이 관찰되었다. 또한, 후속 열처리를 통해 더욱 우수한 특성이 관찰 되었다. 이러한 공정기술은 single 전극을 갖는 CMOS 형성 시 사용 될 수 있을 것으로 기대된다.