• 한국주조공학회지
• /
• 제42권6호
• /
• pp.331-336
• /
• 2022

본 연구에서는 LPG 자동차용 연료탱크 밸브 제조를 위한 주조방안에 대하여 연구하였다. 대상 밸브에는 그 내부에 두 개의 돌기가 존재한다. 돌기 내부에는 기공 결함이 흔히 발생하였다. 이러한 주조 불량을 최소화하기 위하여 대상 제품의 다이캐스팅 과정에서 용탕 흐름에 대한 컴퓨터 시뮬레이션을 수행하였다. 주요 공정 매개변수는 인게이트 위치, 제품 방향 및 주입 속도였다. 또한 진공 다이캐스팅의 사용을 고려하였다. 기공 결함의 위치는 모든 인게이트 위치와 제품 방향에 대해 거의 동일했다. 한편 주입 속도의 변화가 공기 포획의 위치에 영향을 미친다는 것을 알 수 있었다. 진공 다이캐스팅의 경우 기공 결함의 위치는 이전의 경우와 비슷했지만, 실제 상황에서는 진공으로 인해 기포가 많이 줄어들 것으로 예상된다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.221-224
• /
• 2004

This paper has researched on-chip spiral inductor in digital CMOS technology by modeling physical structure based on foundry parameter. To show the possibility of its application to RF design, we designed dual band RF front-end receiver. The simulated receiver have gain of 23/23.5 dB and noise figure of 2.8/3.36 dB at 2.45/5.25 GHz, respectively. It occupies $16mm^2$ in $0.25{\mu}m$ CMOS with 5 metal layer.

• Journal of Semiconductor Engineering
• /
• 제1권1호
• /
• pp.57-63
• /
• 2020

Complementary metal-oxide-semiconductor (CMOS) technology is now facing a power scaling limit to increase integration density. Since 1970s, multi-valued logic (MVL) has been considered as promising alternative to resolve power scaling challenge for increasing information density up to peta-scale level by reducing the system complexity. Over the past several decades, however, a power-scalable and mass-producible MVL technology has been absent so that MVL circuit and system implementation have been delayed. Recently, compact MVL device researches incorporating multiple-switching characteristics in a single device such as 2D heterojunction-based negative-differential resistance (NDR)/transconductance (NDT) devices and quantum-dot/superlattices-based constant intermediate current have been actively performed. Meanwhile, wafer-scale, energy-efficient and variation-tolerant ternary-CMOS (T-CMOS) technology has been demonstrated through commercial foundry. In this review paper, an overview for MVL development history including recent studies will be presented. Then, the status and its future research direction of MVL technology will be discussed focusing on the T-CMOS technology for peta-scale information processing in semiconductor chip.

• 한국전기전자재료학회논문지
• /
• 제20권4호
• /
• pp.325-331
• /
• 2007

In this study, the inter-metal dielectric material of FSG was changed by low-k material in $0.13{\mu}m$ foundry-compatible technology (FCT) device process based on fluorinated silicate glass (FSG). Black diamond (BD) was used as a low-k material with a dielectric constant of 2.95 for optimization and yield-improvement of the low-k based device process. For yield-improvement in low-k based device process, some problems such as photoresist (PR) poisoning, damage of low-k in etch/ash/cleaning process, and chemical mechanical planarization (CMP) delamination must be solved. The PR poisoning was not observed in BD based device. The pressure in CMP process decreased to 2.8 psi to remove the CMP delamination for Cu-CMP and USG-CMP. $H_2O$ ashing process was selected instead of $O_2$ ashing process due to the lowest condition of low-k damage. NE14 cleaning after ashing process lot the removal of organic residues in vias and trenches was employed for wet process instead of dilute HF (DHF) process. The similar-state of SRAM yield was obtained in Cu/low-k process compared with the conventional $0.13{\mu}m$ FCT device by the optimization of these process conditions.

• 한국주조공학회지
• /
• 제11권6호
• /
• pp.475-481
• /
• 1991

In this study the fabrication technology and mechanical properties of AC8A/$Al_2O_3$ Composites by squeeze casting process were investigated to develope for application as the piston materials that require good friction, wear resistance, and thermal stability. AC8A/$Al_2O_3$ composistes without a porosity and the break of preform were fabricated at the melt temperature of $740^{\circ}C$, the preform temperature of $500^{\circ}C$, and mold temperature of $400^{\circ}C$ under the applied pressure of $1200kg/cm^2$ as the results of the observation of microstructures. As the results of this study, the tensile strength of AC8A/$Al_2O_3$ composites was not increased linearly with $Al_2O_3$ volume fraction and so it seemed not to agree with the rule of mixture, which had been used often in metal matrix composite. Also the tensile strength after thermal fatigue test was little different from that before the test. Consequently it was thought that AC8A/$Al_2O_3$ composites fabricated under our experimental conditions had a good thermal stability and subsequently a good interface bonding. Wear rate(i.e., volume loss per unit sliding distance) of AC8A/$Al_2O_3$ composites was decreased with $Al_2O_3$ volume fraction and the sliding speed at both room temperature and $250^{\circ}C$ and so there was a good correlation between wear rate and hardness. Also the wear rate of AC/8A20% $Al_2O_3$ composities was obtained the value of $1.65cm^3/cm$ at sliding speed of 1.14m/sec as compared with about $3.0\;{\times}10^{-8}cm^3/cm$ hyereutectie Al-Si alloy(Al-16%Si-2%Cu-1%Fe-1%Ni), which applied presently for piston materials. The wear behavior of $Al_2O_3$ composites was observed to a type of abrasive wear by the SEM view of wear surface.

• 한국주조공학회지
• /
• 제43권6호
• /
• pp.302-309
• /
• 2023

일반적으로 주조품은 복잡한 형상을 가지고 있고, 한 제품 내에서 두께의 차이가 현저하게 나는 경우가 있어 시뮬레이션을 위한 격자를 생성할 때 어려움이 있다. 주조 유동은 이상유동으로 수치해석을 할 때 공기와 용탕의 경계면을 추적해야하며 밀도차에 의한 압력장 계산에 많은 시간이 소요된다. 이와 같은 이유로 주조유동해석에는 직교격자가 주로 이용되어왔다. 그러나 직교격자는 형상을 제대로 표현하지 못한다. 곡면에서 나타나는 계단형상 격자로 인해 모멘텀 손실이 발생하고 이로 인해 용탕의 흐름이 달라질 수 있으며 결과적으로 잘못된 주조 방안 설계를 할 수 있다. 이를 피하기 위하여 직교격자계에서 형상을 좀 더 정확하게 표현하기 위하여 많은 수의 격자를 생성하여 해석을 한다. 또는 직교격자계에서 발생하는 문제를 수치적으로 보완하는 Cut Cell 방법을 적용하여 해석하는 방법이 있다. 본 연구에서는 직교격자계에서 주조유동해석을 할 때 격자수에 따른 해석결과와 Cut Cell 방법을 적용한 해석 결과를 비교하였다. 또한 주조공정별로 실제제품을 주조유동해석을 하고 공정별로 Cut Cell 방법을 적용한 결과를 고찰하였다.

• 전기전자학회논문지
• /
• 제14권1호
• /
• pp.33-39
• /
• 2010

본 논문에서는 5Gb/s의 직렬 링크 인터페이스에 적용 가능한 적응형 수신기를 제안한다. 효율적인 이득 제어를 위해 등화필터의 출력단 대신 슬라이서의 내부 신호를 적용한 LMS(Least Mean Square) 알고리즘을 구현하였다. 제안된 방식은 등화기의 대역폭에 영향을 미치지 않는다. 또한 비슷한 DC 크기의 신호를 가지는 슬라이서(slicer)의 내부 신호를 이용하였기 때문에 수동소자를 이용한 필터를 제거함으로써 칩 면적 및 전력소모를 줄일 수 있다. 제안된 적응형 등화기는 25dB까지 보상이 가능하며 디스플레이포트를 위한 15-m STP 케이블과 FR-4 전송선로에 적용 가능하다. 제안된 회로는 $0.18{\mu}m$ 1-폴리 4-메탈 CMOS 공정 기술이 적용하여 구현하였으며 $200{\times}300{\mu}m^2$의 칩 면적을 차지한다. 제작된 칩의 측정 결과 1.8V 공급전원에서 6mW의 매우 적은 전력소모를 나타내고 2Gbps 동작을 확인하였다. 안정된 RF용 버랙터(Varactor)를 사용하는 공정을 적용할 경우 5Gbps 동작범위를 만족할 것으로 예상된다.