• 대한전자공학회논문지SD
• /
• 제44권10호
• /
• pp.23-32
• /
• 2007

본 논문에서는 3D 그래픽스(graphics), H.264/H.263/MPEG-4 같은 동영상 코덱, JPEG 혹은 JPEG2000 같은 정지영상 코덱, MP3 같은 오디오 코덱 등 다양한 멀티미디어 관련 기술을 효율적으로 구현하기 위한 재구성형 병렬 프로세서 구조가 제안된다. 제안된 구조는 메모리와 프로세서를 직접 연결하여 메모리 접근 시간과 소비전력를 감소시키고, 3D 그래픽스 처리 과정중 기하 단계의 부동소수점 연산을 지원한다. 또한 분할 SIMD(partitioned SIMD) 방식을 사용하여 하드웨어 비용을 줄이고, 명령어(instruction)의 조건부 실행(conditional execution)을 지원하여 알고리듬 개발이 용이하다.

• Journal of Magnetics
• /
• 제2권3호
• /
• pp.96-100
• /
• 1997

A spin valve structure of NiO(40 nm)/Co(2 nm)/Cu(2.6 nm)/Co(x nm)/Ta(5 nm) has been investigated for the application of magnetic random access memory (MRAM). The spin valve structure exhibited very large difference in the coercivities between pinned and free layers, a relatively high GMR ratio, and a low free layer coercivity. The spin valves were prepared by sputtering and were characterized by dc 4-point probe, and VSM. The spin valves with combined free layer exhibited a maximun GMR ratio of 10.4% with a free layer coercivity of about 82 Oe. The spin valves with a single 10 nm thick a-CoNbZr free layer exhibited a GMR ratio of about 4.3% with a free layer coercivity of about 12 Oe. The GMR ratio of the spin valves increased by addition of Co between Cu and a-CoNbZr. It has been confirmed that the coercivity of free layer can be decreased by increasing the thickness of a-CoNbZr. It has been confirmed that the coercivity of free layer can be decreased by increasing the thickness of a-CoNbZr layer without losing the GMR ratio substantially, which was mainly due to high resistivity of the amorphous "layers".

• 대한전자공학회논문지SD
• /
• 제41권8호
• /
• pp.105-113
• /
• 2004

MRAM (Magneto-resistive Random Access Memory)은 자성체의 스핀 방향을 정보원으로 하는 비휘발성 메모리로 magneto-resistance 물질을 정보 저장 소자로 사용한다. 본 논문에서는 MRAM 시뮬레이션시 MTJ (Magnetic Tunneling Junction)의 hysteretic 특성, asteroid 특성, R-V 특성을 HSPICE에서 재현할 수 있는 새로운 macro-model을 제안하고 HSPICE에 적용하여 그 정확도를 검증하였다. 또한 종래의 reference cell 회로에 비하여 정확한 중간 저항 값을 유지하는 새로운 reference cell 회로를 제안하고 이를 본 논문에서 제안한 macro-model을 이용하여 검증하였다.

• 한국추진공학회지
• /
• 제14권2호
• /
• pp.39-45
• /
• 2010

차량이나 항공기를 개발하는데 있어서 성능과 내구성에 대한 실험은 필수 과정이지만, 이를 위해서는 많은 개발 비용과 시간이 소요되므로 그 대체 방법으로 시뮬레이터를 이용한 실험이 보편화 되고 있다. 특히 노면의 경우 시뮬레이터에 사용할 변위 데이터를 정량화하기 어렵기 때문에 가속도계를 이용하여 노면 데이터를 습득하는 것이 일반적이다. 본 연구에서는 가속도계를 이용하여 습득한 가속도 신호를 변위 신호로 변환하기 위한 소프트웨어를 개발하여 시뮬레이터에 사용되는 변위신호를 생성하였고 이를 토대로 4축 시뮬레이터를 이용한 실험을 통하여 그 타당성을 검증하였다.

• 산업경영시스템학회지
• /
• 제21권46호
• /
• pp.33-49
• /
• 1998

In order to improve the performance of relational databases, one has to reduce the number of disk accesses necessary to transfer data from disk to main memory. The paper proposes to reduce the number of disk I/O accesses by vertically partitioning relation into fragments and allowing attribute replication to fragments if necessary. When zero-one integer programming model is solved by the branch-and-bound method, it requires much computing time to solve a large sized problem. Therefore, heuristic solutions using genetic algorithm(GA) are presented. GA in this paper adapts a few ideas which are different from traditional genetic algorithms, for examples, a rank-based sharing fitness function, elitism and so on. In order to improve performance of GA, a set of optimal parameter levels is determined by the experiment and makes use of it. As relations are vertically partitioned allowing attribute replications and saved in disk, an attribute replicating vertical partition method by GA can attain less access cost than non-attribute-replication one and require less computing time than the branch-and-bound method in large-sized problems. Also, it can acquire a good solution similar to the optimum solution in small-sized problem.

• 한국통신학회논문지
• /
• 제29권12C호
• /
• pp.1642-1651
• /
• 2004

인터넷 접근 기술의 발달은 보다 큰 인터넷 bandwidth를 필요로 하게 되었고 라우터에서의 빠른 패킷 처리를 요구하게 되었다. 라우터에서의 어드레스 경색은 일초에 수천만개 이상으로 입력되는 패킷에 대하여 실시간으로 처리되어야 하는 중요한 기능이다. 본 논문에서는 효율적인 어드레스 검색을 위한 소프트웨어에 기반한 새로운 검색 구조를 제안한다. 라우팅 테이블을 여러 개의 밸런스 트리들로 구성하여 하나의 SRAM에 저장하고 각각의 트리에 대해 순차적으로 바이너리 검색을 수행하는 방식이다. 본 논문에서 제안하는 구조는 약 40,000 여개의 프리픽스를 갖는 라우팅 테이블을 저장하기 위하여 301.7KByte의 작은 사이즈 SRAM을 사용하고 평균 11.3번의 메모리 접근으로 주소 검색이 가능한 구조이다.

• 한국전기전자재료학회논문지
• /
• 제19권6호
• /
• pp.507-511
• /
• 2006

We investigated accelerated soft error rate (ASER) in static random access memory (SRAM) cells of thin film transistor (TFT) type. The effects on ASER by cell density, buried nwell structure, operational voltage, and polysilicon-2 layer thickness were examined. The increase in the operational voltage, and the decrease in the density of SRAM cells, respectively, resulted in the decrease of ASER values. The SRAM chips with buried nwell showed lower ASER than those with normal well structure did. The ASER decreased as the test distance from alpha source to the sample increased from $7{\mu}m\;to\;15{\mu}m$. As the polysilicon-2 thickness increased up to $1000\;{\AA}$, the ASER decreased exponentially. In conclusion, the best condition for low soft error rate, which is essential to obtain highly reliable SRAM device, is to apply the buried nwell structure scheme and to fabricate thin film transistors with the thick polysilicon-2 layer

• 한국정보전자통신기술학회논문지
• /
• 제4권4호
• /
• pp.318-326
• /
• 2011

유비쿼터스 환경에서 계산의 복잡성,메모리,전력소비등의 제약성으로 인하여 공개키 암호시스템을 적용하기는 매우 어렵다. 초타원 곡선 암호시스템은 RSA나 ECC보다 짧은 비트 길이를 가지고 동일한 안전성을 제공한다. 초타원 곡선 암호시스템에서 스칼라 곱셈은 핵심적인 연산이다. T.Lange는 다수의 좌표를 사용하여 초타원 곡선 암호시스템에서 역원 연산이 없는 스칼라 곱셈 알고리즘을 개발 하였다.그러나 다수의 좌표를 사용하는 것은 SCA에 노출되고 더 많은 메모리가 요구 된다. 본 논문에서는 초 타원곡선 암호시스템에서 동시원알고리즘을 가진 안전한 스칼라 곱셈 알고리즘을 개발하였다. 안전성 과 성능을 위하여 동시역원 알고리즘을 적용하였다 개발한 알고리즘은 SPA와 DPA 에 안전하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.820-822
• /
• 2005

본 논문에서는 16비트 혹은 32비트 고정 소수점 연산을 지원하는 디지털 신호처리 기능을 강화한 명령어 축소형 마이크로프로세서를 설계하였다. 설계한 마이크로프로세서는 명령어 축소형 마이크로 아키텍쳐의 표준에 따라서 범용 마이크로프로세서의 기능과 디지털 신호처리 프로세서의 기능을 함께 갖추고 있다. 산술연산기능 유닛, 디지털 신호처리 유닛, 메모리 제어 유닛으로 구성되어 있으며, 이 연산 유닛들이 병렬적으로 수행되어 디지털 신호처리 명령이나 로드/스토어 명령어의 지연된 시간을 보상할 수 있게 설계되었다. 이 연산유닛들을 병렬적으로 동작하게 함으로써 5단계 파이프라인의 구조로 고성능 마이크로프로세서를 구현하였다.

• 한국통신학회논문지
• /
• 제24권12B호
• /
• pp.2415-2423
• /
• 1999

We propose a new optical method which conceals the data of authorized persons by encryption before they are stored or compared in the pattern recognition system for security systems. This proposed security system is made up of two subsystems : a proposed optical encryption system and a pattern recognition system based on the JTC which has been shown to perform well. In this system, each image of authorized persons as a reference image is stored in memory units through the proposed encryption system. And if a fingerprint image is placed in the input plane of this security system for access to a restricted area, the image is encoded by the encryption system then compared with the encrypted reference image. Therefore because the captured input image and the reference data are encrypted, it is difficult to decrypt the image if one does not know the encryption key bit stream. The basic idea is that the input image is encrypted by performing optical XOR operations with the key bit stream that is generated by digital encryption algorithms. The optical XOR operations between the key bit stream and the input image are performed by the polarization encoding method using the polarization characteristics of LCDs. The results of XOR operations which are detected by a CCD camera should be used as an input to the JTC for comparison with a data base. We have verified the idea proposed here with computer simulations and the simulation results were also shown.