• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.82.1-82.1
• /
• 2012

란타늄 산화물 ($La_2O_3$) 박막은 하프늄 산화물 ($HfO_2$) 박막보다 높은 유전 상수와 높은 밴드 오프셋으로 인해 dynamic random access memory(DRAM)에서 유전체 재료로써 연구되어 왔다. 그리고 Lanthanum이 도핑된 HfO2이 더 높은 유전 상수와 낮은 누설 전류 밀도를 갖는 다는 사실이 이전에 보고 된 바 있다. 본 연구에서 우리는 ALD를 이용하여, TiN 하부 전극 위에 $La_2O_3$의 위치를 달리하는 $La_2O_3/HfO_2$의 나노 층상조직 구조(두께 10 nm)를 금속 - 절연체 - 금속 (MIM) 구조로 제작 하였다. ALD는 좋은 comformality와 넓은 지역 균일성을 가지며, 원자수준의 두께를 조절할 수 있다는 장점을 갖고 있다. 또한, 다양한 화학 물질들을 이용한 복합적 계층구조를 만들 수 있는 점과 $HfO_2$ 및 $La_2O_3$ 계층의 수직 위치를 정확하게 조절할 수 있는 점으로 본 연구에 적합한 증착 방법이다. HfO2 속에 $La_2O_3$ 층을 깊이에 따라 삽입함으로써 $HfO_2$ 계층에 La 도핑의 효과와 더불어 TiN 하부 전극 위의 $La_2O_3$과 $HfO_2$의 차이점을 확인 하였다. $HfO_2$은 $250^{\circ}C$에서 TDMAH와 물을 사용하여, $La_2O_3$은 동일한 온도에서 $La(iPrCp)_3$와 물을 사용하여 제작되었다. 화학적 구성 및 binding 구조는 X선 광전자 분광법 (XPS)을 통해 분석하였다. 전기적 특성(유전 상수 및 누설 전류)은 Capacitance-Voltage (CV)와 Current-Voltage (IV) 측정으로 확인하였다. 결과적으로, $La_2O_3$ 또는 $HfO_2$을 한 종류만 사용한 절연층의 전기적 특성보다, $La_2O_3/HfO_2$의 나노 층상조직 구조가 더 나은 특성 (누설 전류 밀도 : $5.5{\times}10^{-7}\;A/cm^2$ @-1MV/cm, EOT : 14.6)을 갖는다는 것을 확인했고, 더불어 $La_2O_3$의 흡습 성질로 인한 화학 구조와 전기적 특성의 일부 차이를 확인하였다. 본 연구에서는 $HfO_2$ 속에 $La_2O_3$층이 TiN 하부 전극 바로 위에 위치할 때, 즉, 공기 중에 노출되지 않은 $La_2O_3/HfO_2$ 구조에서 가장 좋은 특성의 MIM capacitor를 얻을 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제9권1호
• /
• pp.13-24
• /
• 2003

MPEG는 멀티미디어 응용의 표준이며, 저작자, 서비스 제공자, 최종 수요자 모두의 요구에 부합할 수 있는 기술들을 제공한다. 본 논문에서는 이러한 MPEG-4 컨텐츠를 효과적으로 스트리밍하는 데 적합한 실시간형 다중원형버퍼(M4RM 버퍼) 모델을 제안한다. M4RM 버퍼는 전송된 정보에 따라 MPEG-4 컨텐트를 구성하는 각 객체에 적합한 버퍼 구조체를 생성하고 그 주소 값만으로 다중 읽기 쓰기 연산을 수행한다. M4RM 버퍼에서는 표준에 기술된 디코더 버퍼와 컴포지tus 버퍼를 프레임 단위로 분할하여 스트림의 접근 범위를 최소화한다. 이러한 프레임 버퍼는 객체 서술자 정보에 따라 할당된다. 또한 버퍼에 기술된 객체의 동기화 정보를 처리하며, 사용자 이벤트 처리를 위한 효율적인 버퍼관리 API를 제공한다. 실험 결과에 의해, M4RM 버퍼 모델이 연산 시 버퍼 프레임에 대기하는 시간을 단축시키고, 그 결과로 IM1-20 재생기 및 윈도우 미디어 재생기에 비해 소량의 메모리를 사용하여 실시간 MPEG-4 스트리밍이 가능함을 보여준다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제6권3호
• /
• pp.105-112
• /
• 2017

PCI Express는 고속, 저전력 등의 특성으로 인하여 프로세서와 주변 I/O 장치들을 연결하는 업계 표준의 버스 기술이다. PCI Express는 최근 고성능 컴퓨터나 클러스터/클라우드 컴퓨팅 등의 분야에서 시스템 인터커넥션 네트워크로서 그 활용가능성을 검증하고 있는 추세이다. PCI Express가 시스템 인터커넥션 네트워크로서 활용가능하게 된 계기는 PCI Express에 NTB(non-transparent bridge) 기술이 도입되면서부터이다. NTB 기술은 물리적으로 두 PCI Express subsystem을 연결가능하도록 하지만, 필요할 경우 논리적인 격리(isolation)를 제공하는 특징이 있다. 또한, PGAS(partitioned global address space)와 같은 공유 주소 공간(shared address space) 프로그래밍 모델은 최근 멀티코어 프로세서의 보편화로 인하여 병렬컴퓨팅 프레임워크로 각광받고 있다. 따라서, 본 논문에서는 차세대 병렬컴퓨팅 플랫폼을 위하여 PCI Express 환경에서 OpenSHMEM을 구현하기 위한 초기 OpenSHMEM API를 설계 및 구현하였다. 본 연구에서 구현한 15가지 OpenSHMEM API의 정확성을 검증하기 위해서 Github의 openshmem-example 벤치마크의 수행을 통하여 확인하였다. 현재 시중에서는 PCI Express 기반 인터커넥션 네트워크는 가격이 매우 비싸고 아직 일반인이 사용하기 용이하도록 NIC형태로 널리 보급되지 않은 실정이다. 이러한 기술개발 초기단계에서 본 연구는 PCI Express 기반 interconnection network를 RDK(evaluation board) 수준에서 실제로 동작하는 실험환경을 구축하고, 여기에 추가로 최근 각광받는 OpenSHMEM software stack를 자체적으로 구현하였다는 데 의의가 있다.

• 마이크로전자및패키징학회지
• /
• 제8권3호
• /
• pp.49-53
• /
• 2001

유도결합형 플라즈마 (ICP-RIE) 장치를 이용하여 SBT ($SrBi_2Ta_2O_9$)/Si의 수직식각 실험을 하였다. 이와 같은 실험의 목적은 수직 단면구조의 강유전체 gate구조 및 capacitor 제조에 있어서 유효면적을 확보하고 parasitic effect를 최소화 하는 기술이 우수한 소자 특성을 얻기 위해 매우 중요한 기술이기 때문이다. $Ar/C1_2$를 반응가스로 사용하였으며 $Ar/C1_2$유량비를 각각 1, 0.8, 0.6, 0.4로 바꾸어 가면서 각 유량비에 대해 RF power를 700, 600, 500W로 변화시키는 동안 DC power를 각각 200, 150, 100, 50 W로 변화시키면서 식각 실험을 하였다. 식각조건 변화에 따른 수직 및 수평 식각율, 선택식각율, 감광막의 보호성, 리소그라피 조건에 따른 식각율 및 식각단면 구조의 특성, 식각율 변화에 따른 패턴 크기의 변화, SBT의 식각 단면 특성 등을 조사하였다. $Ar/C1_2$유량비가 0.8, RF power 700 W, DC power 200 W 일 때 식각속도는 1050 A/min으로 최적의 식각율을 확인하였다. 그리고 주사전자현미경의 관찰 결과 수 적도는 $82^{\circ}C$ 정도로 매우 양호함을 알 수 있었다.

• 천문학논총
• /
• 제21권2호
• /
• pp.67-74
• /
• 2006

We have developed a control electronics system for an infrared detector array of KASINICS (KASI Near Infrared Camera System), which is a new ground-based instrument of the Korea Astronomy and Space science Institute (KASI). Equipped with a $512{\times}512$ InSb array (ALADDIN III Quadrant, manufactured by Raytheon) sensitive from 1 to $5{\mu}m$, KASINICS will be used at J, H, Ks, and L-bands. The controller consists of DSP(Digital Signal Processor), Bias, Clock, and Video boards which are installed on a single VME-bus backplane. TMS320C6713DSP, FPGA(Field Programmable Gate Array), and 384-MB SDRAM(Synchronous Dynamic Random Access Memory) are included in the DSP board. DSP board manages entire electronics system, generates digital clock patterns and communicates with a PC using USB 2.0 interface. The clock patterns are downloaded from a PC and stored on the FPGA. UART is used for the communication with peripherals. Video board has 4 channel ADC which converts video signal into 16-bit digital numbers. Two video boards are installed on the controller for ALADDIN array. The Bias board provides 16 dc bias voltages and the Clock board has 15 clock channels. We have also coded a DSP firmware and a test version of control software in C-language. The controller is flexible enough to operate a wide range of IR array and CCD. Operational tests of the controller have been successfully finished using a test ROIC (Read-Out Integrated Circuit).

• 정보처리학회논문지A
• /
• 제16A권2호
• /
• pp.69-78
• /
• 2009

캐쉬의 성능을 향상시키는 가장 효과적인 방법은 프로그램 수행 특성에 내재되어 있는 시간적 (temporal locality) 지역성과 공간적 지역성(spatial locality)을 활용하는 것이다. 본 논문은 프로그램 수행 특성에 적합한 시간적/공간적 지역성을 이용하기 위한 뱅크 선택 메커니즘을 가진 고성능 저전력 캐쉬 구조를 제안하였다. 제안하는 캐쉬 시스템은 다른 블록 크기와 다른 연관도를 가지는 두개의 캐쉬로 구성되어 진다. 즉 작은 블록 크기를 지원하는 직접사상 구조의 주 캐쉬(main direct-mapped cache)와 큰 블록을 지원하는 완전연관 버퍼 (fully associative buffer)로 구성되어 진다. 특히 주 캐쉬는 저전력을 위해 2-뱅크로 구성되며, 완전연관 버퍼에서 선택되어진 작은 블록은 제안된 뱅크 선택 알고리즘에 의해 주 캐쉬의 뱅크에 저장된다. 제안된 뱅크 선택 알고리즘과 3비트 상태 비트를 이용하여 시간적 지역성이 높은 데이터들을 주 캐쉬에 선택적으로 저장함으로써 고성능의 효과를 얻을 수 있었다. 제안된 알고리즘은 또한 충돌 미스 (conflict miss)와 캐쉬 오염 (cache pollution)을 효과적으로 줄여준다. 시뮬레이션 결과에 따르면, 평균 접근 실패율의 경우 Mibench 응용군에 대해 Victim 캐쉬에 비해 23%, STAS 캐쉬에 비해 32%의 감소효과를 보여준다. 평균 메모리 접근 시간의 경우 Victim 캐쉬에 비해 14%, STAS 캐쉬에 비해 18%의 감소효과를 얻을 수 있었다. 에너지 소비의 관점에서도 제안된 캐쉬 시스템은 Victim 캐쉬와 STAS 캐쉬에 비해 약 10% 감소 효과를 얻을 수 있었다.

• 정보처리학회논문지A
• /
• 제16A권2호
• /
• pp.113-124
• /
• 2009

최근 멀티코어가 장착된 시스템이 증가하면서 이를 통한 애플리케이션 성능향상에 대한 노력이 계속 되어왔다. 하나의 시스템에 다수의 처리장치가 존재함으로 인해 프로세싱 파워는 기존보다 증가했지만 기존의 소프트웨어나 하드웨어들은 싱글코어 시스템에 적합하게 설계된 경우가 많아 멀티코어의 이점을 충분히 활용하지 못하고 있는 경우가 많다. 기존의 많은 소프트웨어들은 멀티코어 상에서 공유 자원에 대한 병목현상과 비효율적인 캐시 메모리 사용으로 인하여 충분한 성능향상을 기대하기 어려우며 이러한 문제점들로 인하여 기존 소프트웨어는 코어의 개수에 비례한 성능을 얻지 못하며, 최악의 경우 오히려 감소될 수 있다. 본 논문에서는 TCP/IP를 사용하는 기존의 네트워크 애플리케이션과 운영체제에 흐름 수준 병렬처리 기법을 적용하여 성능을 증가 시킬 수 있는 방법을 제안한다. 제안된 방식은 개별 코어단위로 네트워크 애플리케이션, 운영체제의 TCP/IP 스택, 디바이스 드라이버, 네트워크 인터페이스가 서로 간섭 없이 작동할 수 있는 환경을 구성하며, L2 스위치를 통해 각 코어 단위로 트래픽을 분산하는 방법을 적용하였다. 이를 통해 각 코어 간에 애플리케이션의 데이터 및 자료구조, 소켓, 디바이스 드라이버, 네트워크 인터페이스의 공유를 최소화하여, 각 코어간의 자원을 차지하기 위한 경쟁을 최소화하고 캐시 히트율을 증가시킨다. 이를 통하여 8개의 멀티코어를 사용하였을 경우 네트워크 접속속도와 대역폭이 코어의 개수에 따라 선형적으로 증가함을 실험을 통해 입증하였다.

• 정보처리학회논문지D
• /
• 제11D권2호
• /
• pp.443-452
• /
• 2004

본 논문에서는 유비쿼터스 컴퓨팅을 위한 지능형 공간 제어 시스템을 제안한다. 이 시스템은 전등, TV, 오디오, 전자 열쇠 등을 제어하는 일종의 홈/사무실 자동 제어 시스템으로 기존의 시스템에 비해 다음의 4가지 특징을 갖는다. 첫째, 사용자는 언제 어디서나 이 시스템을 사용할 수 있다. 구체적으로 제안된 시스템은 웹 서버의 기능을 제공하고 있으며 따라서 사용자는 인터넷에 유무선으로 연결된 어떠한 컴퓨터의 브라우저로도 접근할 수 있으며, 또한 휴대폰으로 접근할 수도 있다. 둘째, 이 시스템은 음성 인식 기능을 지원한다. 따라서 기존의 컴퓨터 인터페이스에 익숙하지 않은 사용자들도 보다 인간 중심적인 음성 인터페이스를 통해 시스템을 제어할 수 있다. 셋째, 시스템은 사용자의 요청에 반응하는 수동적인 서비스뿐만 아니라, 사용자 행동의 규칙성을 기반으로 미래를 예측하고 이에 따라 적극적인 서비스도 제공한다. 넷째, 이 시스템은 최근 내장형 기술을 적용하여 구현되었다. 제안된 시스템의 하드웨어는 206MHz로 동작하는 StrongARM CPU, 32MB SDRAM, 16MB 플래시 메모리, 그리고 가전제품의 전원 공급을 제어하는 릴레이 박스(Relay box) 등으로 구성된다. 이러한 하드웨어 플랫폼 상에 내장형 리눅스가 동작하고 있으며, 음성 인식 도구, 내장형 시스템을 위한 웹 서버, 릴레이 박스를 구동하는 GPIO driver 등의 소프트웨어 컴포넌트들이 유기적으로 협력하여 지능형 공간을 제공한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.257-257
• /
• 2007

고밀도 FeRAM (Ferroe!ectric Random Access Memory) 소자를 개발하기 위해서는 강유전체 물질을 이용한 안정적인 스텍형의 커패시터 개발이 필수적이다. 특히 $(Bi,La)_4Ti_3O_{12}$ (BLT) 강유전체 물질을 이용하는 경우에는 낮은 열처리 온도에서도 균질하고 높은 값의 잔류 분극 값을 확보하는 것이 가장 중요한 과제 중의 하나이다. 불행히도, BLT 물질은 a-축으로는 약 $50\;{\mu}C/cm^2$ 정도의 높은 잔류 분극 값을 갖지만, c-축 방향으로는 $4\;{\mu}C/cm^2$ 정도의 낮은 잔류 분극 값을 나타내는 동의 강한 비등방성 특성을 보인다. 따라서 BLT 박막에서 각각 입자들의 크기 및 결정 방향성을 세밀하게 제어하는 것은 무엇보다 중요하다. 본 연구에서는 16 Mb의 1T/1C (1-transistor/1-capacitor) 형의 FeRAM 소자를 BLT 박막을 적용하여 제작하였다. 솔-젤 (sol-gel) 용액을 이용하여 스핀코팅법으로 BLT 박막을 증착하고, 후속 열처리 공정을 RTP (rapid thermal process) 공정을 이용하여 수행하였다. 커패시터의 하부 전극 및 상부 전극은 각각 Pt/IrOx/lr 및 Pt을 적용하였다. 반응성 이온 에칭 (RIE: reactive ion etching) 공정을 이용하여 커패시터를 형성시킨 후, 32k-array (unit capacitor: $0.68\;{\mu}m$) 패턴에서 측정한 스위칭 분극 (dP=P*-P^) 값은 약 $16\;{\mu}C/cm^2$ 정도이고, 웨이퍼 내에서의 균일도도 2.8% 정도로 매우 우수한 특성을 보였다. 그러나 단위 셀들의 특성을 평가하기 위하여 bit-line의 전압을 측정한 결과, 약 10% 정도의 커패시터에서 불량이 발생하였다. 그리고 이러한 불량 젤들은 매우 불규칙적으로 분포함을 확인할 수 있었다. 이러한 불량 원인을 파악하기 위하여 양호한 젤과 불량이 발생한 셀에서의 BLT 박막의 미세구조를 분석하였다. 양호한 셀의 BLT 박막 입자들은 불량한 셀에 비하여 작고 비교적 균일한 크기를 갖고 있었다. 이에 비하여 불량한 셀에서의 BLT 박막에는 과대 성장한 입자들이 존재하고 이에 따라서 입자 크기가 매우 불균질한 것으로 확인되었다. 또 이러한 과대 성장한 입자들은 거의 모두 c-축 배향성을 나타내었다. 이상의 실험 결과들로부터, BLT 박막을 이용하여 제작한 FeRAM 소자에서 발생하는 불규칙한 셀 불량의 주된 원인은 c-축 배향성을 갖는 과대 성장한 입자의 생성임을 알 수 있었다. 즉 BLT 박막을 이용하여 FeRAM 소자를 제작하는 경우, 균일한 크기의 입자 및 c-축 배향성의 입자 억제가 매우 중요한 기술적 요소임을 알 수 있었다.

• 비교교육연구
• /
• 제24권5호
• /
• pp.53-70
• /
• 2014

이 연구는 아시아 지역의 대학들이 국제 경쟁력을 강화하기 위한 발전 전략을 수립하는 과정에서 활용될 수 있는 대학의 미래 시나리오를 구안하여 제안할 목적으로 수행되었다. 미국의 미래학자들은 2002년에 휴스턴 대학에서 하먼의 '팬시나리오 기법'을 응용하여 고등교육의 미래를 예측하였다. 2015년까지 많은 대학들이 '사이버 대학'의 기능을 강화할 것이며, 2020년까지는 대학에서 교재가 사라지게 될 것이며, 2025년까지는 행정 중심으로 편성되어 있는 '학사 일정이 사라지는 대학'이 될 것으로 전망하고 있다. 그리고 2025년 이후에는 누구나 자신이 원하는 대학에 진학하여 공부할 수 있는 대학으로 변화할 것으로 내다보고 있으며, 2030년 이후가 되면 캠퍼스 기반의 대학 강의실 수업은 대부분 사라질 것으로 전망하였다. 이러한 기법은 한국 대학의 미래 시나리오를 개발하는 과정에서도 활용되었다. 이 시나리오는 한국의 특수성을 고려하여 개성과 수월성이 강조되는 학습자 관점, 이윤과 효율성을 중시하는 기업의 관점, 복지와 평등성을 최우선으로 여기는 정부의 관점으로 구분하여 예측모델 3개와 대안모델 4개를 제시하고 있다. 아시아의 대학들은 기억력에 기반을 둔 인지 중심의 교육 비중을 줄이고 의식과 감성에 기반을 둔 실무능력을 키우는데 중점을 둘 필요가 있을 뿐만 아니라 학제간 융합을 통해 새로운 일자리를 창출할 수 있는 특성화 교육도 강화시킬 필요가 있다. 특히 아시아의 대학들은 미국과 유럽의 대학들에 비해 자신들만의 강점요인을 심층 분석하여 찾아낸 다음 이를 강화할 수 있는 전략을 수립하고 이를 바탕으로 대학을 특성화해 나가야만 미래에 생존할 수 있다. 아시아 지역의 특성이 반영된 '동양의학'과 서양 학문의 총화인 '정보공학'의 융합은 아시아 대학을 경쟁력 있게 특성화할 수 있는 좋은 사례라 할 수 있다. 따라서 이러한 관점을 바탕으로 하되 서양의 대학들과는 달리 좁은 토지에 상대적으로 많은 인구가 집중되어 있는 아시아 지역의 특수성을 고려하여 평등성이라는 관점에서 예측모델 1개와 대안모델 3개를 구안하여 제시하였다.