• 전자공학회논문지D
• /
• 제34D권11호
• /
• pp.90-100
• /
• 1997

In this paper, we propose a new optical thresold generator as a key-stream genrator for stream cipher systems. The random key-bit stream is generated by a digital generator that is composed of LFSRs and nonlinear ligics. Digital implementatin of a key-stream generator requires large memory to implement programmable tapping points. This memory problem may be overcome easily by using the proposed optical system which has the proberty of 2D parallel processing.To implement hte threshold generator optically, we use conventional twisted nematic type SLMs (LCDs). This proposed system is based on the shadow casting technique for the AND operation between taps and sregister stages. It is also based on the proposed PMRS method for modulo 2 addition. The proposed PMRS method uses the property of light's polarization on LCD and can be implemented optically using one LCD and some mirrors. One of the major advantages of the proosed system is that there is no limitation of the number of the progarmmable tapping points. Therefore, the proposed system can be applied for the 2D encryption system which processes large amounts of data such as 2D images. We verify the proposed system with some simulation.

• 대한전자공학회논문지
• /
• 제21권3호
• /
• pp.34-38
• /
• 1984

본 논문에서는, 복수의 사용자가 MH 공개키 시스템을 이용하는 경우, 복수의 개별키에 공통으로 적용할 수 있는 마스터키를 새로이 제안하여 보도하였다. 이러한 마스터키를 시스템내에 도입하면 개별키의 크기의 총화보다 작은 마스터키를 선택하여 기억용량을 절약시킬 수 있고, 디지탈서명에 의한 인증이 용이해진다. 또 RSA 공개키 시스템과 비교해 볼 때, 마스터키를 사용하더라도 개별키를 사용할 때에 비해서 처리시간에 큰 영향이 없음을 컴퓨터 시뮬레이션에 의해 입증하였다.

• 전기학회논문지P
• /
• 제54권4호
• /
• pp.217-223
• /
• 2005

In this paper, we have proposed a secure dynamic ID allocation protocol using mutual authentication on the RFID tag. Currently, there are many security protocols focused on the low-price RFID tag. The conventional low-price tags have limitation of computing power and rewritability of memory. The proposed secure dynamic ID allocation protocol targets to the high-performance RFID tags which have more powerful performance than conventional low-price tag by allocating a dynamic ID to RFID using mutual authentication based on symmetric encryption algorithm. This protocol can be used as a partial solution for ID tracing and forgery.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 C
• /
• pp.1128-1130
• /
• 1999

Optical encoding method of images using random-phase encoding in both input and Fourier Planes was proposed by Javidi and his group, and the method was realized experimentally by Singh and his group with use of a photorefractive crystal and a phase conjugate wave.[1-2] Recently various techniques have been proposed theorically and experimentally. These include the method using one random-phase mask in the Fourier plane or two random-phase masks in the input and the Fresnel planes.[3] We demonstrate the difference and the problem of the methods using one or two random-phase masks in the Fourier or Fresnel plane. We perform the encoding and decoding in $LiNbO_3$ crystal using degenerate four-wave mixing.

• 항공우주산업기술동향
• /
• 제9권1호
• /
• pp.90-101
• /
• 2011

본고에서는, 지구관측 위성용 탑재체자료처리장치의 주요기술과 국내외 기술 개발동향과 국내 기술의 현 주소를 살피고, 독자적인 기술개발의 필요성 및 개발 방향을 점검한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 추계학술발표대회
• /
• pp.914-916
• /
• 2011

최근 낸드 플래시 메모리 기술의 발전으로 플래시 메모리의 용량이 증가함에 따라 다양한 장치에서 데이터 저장소로 사용되고 있으며, 하드디스크를 대체할 저장 매체로서 주목을 받고 있다. 하지만 낸드 플래시 메모리의 특성으로 인해 데이터를 삭제하더라도 일정 기간 삭제된 데이터가 메모리에 남아있게 되며, 이러한 특성으로 사용자의 중요 데이터가 보호되지 않은 상태로 저장되어 외부에 노출될 수 있다. 따라서 이런 특성을 보완하는 방법이 필요하며 본 논문에서는 낸드 플래시 메모리의 단점을 해결하기 위하여 낸드 플래시 메모리를 위한 시스템 소프트웨어인 FTL(Flash Translation Layer) 계층에서 암호화 알고리즘을 사용하여 데이터를 노출하지 않게 하는 방법을 제안한다.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.67-74
• /
• 2004

AES는 인터넷 프로토콜의 대칭키 보안 알고리즘으로 널리 사용된다. 무선 내장형 시스템들이 점점 더 전통적인 유선 네트워크 프로토콜을 많이 사용하고 있으므로 이들 무선 내장형 시스템을 위한 저비용 AES 알고리즘 구현은 매우 중요하다. 가장 기본적인 AES 아키텍처는 키 스케줄을 포함하여 20개의 S-box를 사용하는 하나의 cipher 라운드로 구성되어 있다. 암호화는 동일한 라운드를 반복하여 완료된다. 근래에 이 방법의 구현 비용을 더욱 줄이기 위하여 오직 8개의 S-box만 사용하는 folded architecture가 제안되었다. 본 논문에서는 folded architecture를 이용하여 무선 통신 기술을 위한 저비용 AES 구현 구조에 대하여 연구한다. 먼저 folded architecture를 개선하여 16 바이트의 추가적인 상태 메모리 사용을 줄였다. 구현 비용을 더욱 줄이기 위하여 데이터 암호화에 하나의 S-box만 사용하는 single byte architecture를 구현하였다. Single byte architecture는 암호화에 352 클록이 소요된다. FPGA 구현 시 최대 동작 주파수는 40MHz에 도달하였다. 따라서 암호화 속도는 13Mbps 이상으로 3G 무선통신에 충분하다.

• 한국정보통신학회논문지
• /
• 제21권8호
• /
• pp.1471-1479
• /
• 2017

2,048 비트의 키 길이를 지원하는 RSA 공개키 암호 프로세서를 설계하였다. RSA 암호의 핵심 연산인 모듈러 곱셈기를 워드 기반의 몽고메리 곱셈 알고리듬을 이용하여 설계하였으며, 모듈러 지수승 연산은 Left-to-Right(LR) 이진 멱승 알고리듬을 이용하여 구현하였다. 모듈러 곱셈에 8,448 클록 사이클이 소요되며, RSA 암호화와 복호화에 각각 185,724 클록 사이클과 25,561,076 클록 사이클이 소요된다. 설계된 RSA 암호 프로세서를 Virtex 5 FPGA로 구현하여 하드웨어 동작을 검증하였다. $0.18{\mu}m$ CMOS 표준셀을 사용하여 100 MHz의 동작 주파수로 합성한 결과, RSA 암호 프로세서는 12,540 GE로 구현되었고, 12 kbit의 메모리가 사용되었다. 동작 가능한 최대 주파수는 165 MHz로 평가되었으며, RSA 암호화, 복호화 연산에 각각 1.12 ms, 154.91 ms가 소요되는 것으로 예측되었다.

• 융합보안논문지
• /
• 제21권2호
• /
• pp.29-35
• /
• 2021

UART(Universal asynchronous receiver/transmitter)는 데이터를 직렬 형태로 전환하여 전송하는 하드웨어 장치로서 대부분의 임베디드 시스템에서 시스템 진단 및 디버깅 용도로 널리 사용되고 있다. 해커는 UART의 기능을 이용하여 시스템 메모리나 펌웨어에 접근할 수 있고 시스템의 관리자 권한 취득을 통한 시스템 장악도 가능하다. 본 논문에서는 UART를 통해 침투하는 해커의 공격을 방어하기 위한 보안 UART를 연구하였다. 제안한 기법은 약속된 UART 통신 프로토콜을 사용하는 인가된 사용자만이 UART 접속을 허용하고 비인가자의 접속은 불허한다. 또한, 스니핑을 통한 프로토콜 분석을 막기 위해 데이터를 암호화하여 전송한다. 제안한 보안 UART 기법을 임베디드 리눅스 시스템에 구현하고 성능검증을 수행하였다.

• 한국인터넷방송통신학회논문지
• /
• 제21권1호
• /
• pp.1-6
• /
• 2021

본 논문은 하드웨어 자원이 제한되는 사물인터넷 시스템의 보안을 위하여 AES 기반의 효율적인 암호화칩 설계를 제안한다. ROM 기반의 S-Box는 메모리를 액세스하는데 많은 메모리 공간이 필요함과 동시에 지연문제가 발생하게 된다. 제안한 방법에서는 저면적/고성능의 암호화 칩 설계를 위해 합성체 기반의 고속 S-Box를 설계하여 보다 빠른 연산결과를 얻도록 한다. 또한, 각 라운드 변환과정 및 키 스케쥴링 과정에서 사용되는 S-Box를 공유하도록 설계하여 보다 높은 처리율 및 적은 지연을 갖도록 한다. 설계된 AES 암호프로세서는 Verilog-HDL를 사용하여 회로동작을 기술하였으며, Xilinx ISE 14.7 툴을 이용하여 논리 합성을 수행하였다. 또한, 설계 검증은 Modelsim 10.3 툴을 이용하였으며, Xilinx XC6VLX75T FPGA 소자를 사용하여 하드웨어 동작을 검증하였다.