• 한국조경학회지
• /
• 제45권3호
• /
• pp.129-140
• /
• 2017

본 연구는 포스트 인더스트리얼 공원이나 메모리얼 등 기존 모습을 유지한 채 근대적 기억을 담은 장소와 경관을 만드는 최근 조경 설계 경향에 대한 미학적 해석이다. 논의의 주요 대상은 방문자들이 공유할 수 있는 집단 기억을 간직한 대형 공원과 오픈스페이스다. 기억의 장소와 경관에서 일어나는 방문자의 미적 경험은 숭고, 노스탤지어, 멜랑콜리 등의 개념으로 설명될 수 있다. 이러한 미학적 개념이 강도 높은 트라우마 기억과 연관될 경우 방문자는 병적 상태에 다다를 위험이 있다. 그러나 '방문'을 통해 미적 경험이 이루어진다는 장소와 경관의 매체적 특성에 의해 방문자는 기억의 장소와의 거리를 자율적으로 조정할 수 있으며, 따라서 기억의 장소에서 온전한 미적 경험을 할 수 있게 된다. 숭고, 노스탤지어, 멜랑콜리를 통한 미적 경험은 시간성의 발현과 비가역성을 통해 이루어지는데, 시간성이란 장소와 경관이 가진 기억과 시간의 특성을 의미하며, 기억의 장소와 경관에서 발현되는 시간성은 되돌릴 수 없는 시간의 비가역성에 기초한다. 이 때 방문자가 가진 기억과 배경지식은 장소 기억과 더불어 장소와 경관에서 미적 경험을 구축해 나가는 주요 요소이다. 본 연구는 기억의 장소와 경관을 설계하는 과정에서 장소 기억과 방문자의 기억을 이해하고 활용할 수 있는 이론적 틀을 제시한다는 점에서 의의를 갖는다. 방문자의 기억에 소홀했던 물성 중심적 설계에 대한 비판적 시각 또한 본 연구의 또 다른 의의일 것이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.196-198
• /
• 2003

Virtually every digital signal processors(DSPs) support on-chip multi- memory banks that allow the processor to access multiple words of data from memory in a single instruction cycle. Also, all existing fixed-point DSPs have irregular architecture of heterogeneous register which contains multiple register files that are distributed and dedicated to different sets of instructions. Although there have been several studies conducted to efficiently assign data to multi-memory banks, most of them assumed processors with relatively simple, homogeneous general-purpose resisters. Therefore, several vendor-provided compilers fer DSPs were unable to efficiently assign data to multiple data memory banks. thereby often failing to generate highly optimized code fer their machines. This paper presents an algorithm that helps the compiler to efficiently assign data to multi- memory banks. Our algorithm differs from previous work in that it assigns variables to memory banks in separate, decoupled code generation phases, instead of a single, tightly-coupled phase. The experimental results have revealed that our decoupled algorithm greatly simplifies our code generation process; thus our compiler runs extremely fast, yet generates target code that is comparable In quality to the code generated by a coupled approach

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.425-427
• /
• 2009

CDMA는 IS-95, WCDMA, 위성DMB 등 다양한 표준에 사용되고 있는 통신 방식이다. 그러나, CDMA 방식에서는 근본적으로 다중 접속 간섭(MAI)를 피할 수 없어서 adaptive filter인 prefilter 같은 간섭 제거 기법이 요구된다. 본 논문에서는 CDMA 수신기에서 필수적인 prefilter의 면적을 줄이기 위해 메모리 기반 구조를 제안한다. 일반적인 adaptive filter는 레지스터로 구현하는 것이 면적을 줄이는 방법이나, prefilter는 그 기능의 특이성으로 인해 메모리 구조를 사용하는 것이 면적을 더 줄이는 방법임을 본 논문에서는 보일 것이다. 실험 결과, 통상적인 prefilter에서 레지스터에 기반한 구조에 비해 10%정도 면적을 줄일 수 있었다.

• 한국실내디자인학회:학술대회논문집
• /
• 한국실내디자인학회 2007년도 춘계학술대회 논문집
• /
• pp.270-274
• /
• 2007

Clearing trace of symbol which was gone with a series of pre-modern architecture history since the modern architecture (pursuing true nature from tradition which is repeated and imitated unconsciously). That is, What is the course of deconstruction? In the early part of the 20th century, We still accept the necessity of decoration in spite of its existence at one time being threaten. This means, even though symbolism in architecture has relative importance by situation of Times, it plays an important role to add the past to current style through 'Symbol'. The history of Times, a carrier which reflects Present on New Futures, makes memory by gathering data but we can not amplify our historical imagination with only data. Data is a past memory and evidence but we can not substitute that for historical experience. And it is difficult for future generations who don't live through that history to change their historical recognition with recollecting memories. They have to draw history with data but it is very limited in itself. However, They can collect historical memory through symbol in architecture. In this study, We pay attention to the symbolism of a memorial hall architecture. So We'll analyze dichotomy concept of Barthes's signifiant and signifie, visual sign and course of symbolic meaning on basis of Daniel Libeskind's Jewish Museum.

• 건축역사연구
• /
• 제15권4호
• /
• pp.23-36
• /
• 2006

Since he was a leading figure in nineteenth century architecture, Viollet-le-Duc's architectural theory is crucial to the foundation of modern architecture. He has been called a Gothic Revivalist, a Structural Rationalist and a Positivist. The first title was perhaps due to his vigorous restoration of Gothic works such as $N\hat{o}tre$ Dame, but he did not adore the Gothic style just for itself. Rather, he hoped to deduce some principles from the style. So how did he manage this? In his book "Entretiens sur l'Architecture (Lectures on Architecture), published between 1864 and 1872, he mentions using Descartes' four rules for reaching architectural certainty in contrast with the chaotic situation during that modernising period. Furthermore Viollet-le-Duc's theory can be seen as a serious attempt to translates Descartes' philosophical rules into systems of architectural speculation. Descartes' four rules of doubt are anchored in mathematical propositions, and without mathematical distinctions, none of these rules are valid. In other word, mathematics for Viollet is the yardstick of judgement between distinctness and indistinctness. Many architectural problems arise from this view. In this paper, the validities of applying Descartes' method of doubt to architectural discourse will be discussed in order to address the question:-Did Viollet-le-Duc clearly grasp Cartesian method by which memory was erased from the world?

• 대한전자공학회논문지SD
• /
• 제47권11호
• /
• pp.30-36
• /
• 2010

최근의 메모리 반도체에 있어서, 수율과 품질을 유지하기 위하여 불량셀은 반드시 수리가 필요하다. 대부분의 워드단위 입출력을 갖는 system-on-chip (SoC)를 포함한 많은 메모리가 다중 블록으로 구성되어 있음에도 불구하고, 기존의 대부분의 자체내장수리연산회로의 연구들은 단일블록을 대상으로 하였다. 워드 단위 입출력 메모리의 특성상 다중메모리 광역대체수리구조를 갖는 경우가 많다. 본 논문에서는 이러한 메모리를 대상으로 기존에 최적 수리효율을 갖는 대표적인 자체내장 수리연산 회로인 CRESTA를 기본으로 하여, 보다 적은 면적으로 최적 수리효율을 낼 수 있는 알고리즘과 연산회로을 제안한다. 제안하는 자체내장수리 회로는 단위블록의 연산결과를 순차적으로 비교하여 워드단위 메모리의 제약조건을 만족시키는 최종 수리해를 구해내며, 기존의 회로보다 훨씬 빠른 시간 내에 최적의 수리 해를 구해 낼 수 있다.

• 대한전자공학회논문지SD
• /
• 제37권3호
• /
• pp.55-61
• /
• 2000

본 논문에서는 MPEG-2 비디오 인코더의 프레임 인터페이스 모듈에 대한 효율적인 하드웨어 구조를 제안한다. 인코더 모듈과 SDRAM 사이의 메모리 버퍼 크기를 줄이기 위해, 한 매크로 블록에 필요한 메모리액세스 시간을 dual-bank 동작과 버스트 길이 변화를 사용하여 필요 클럭 수를 최소화 한다. 이 최소화된 메모리 액세스 방법으로 인해 남는 클럭 사이클을 랜덤 액세스 횟수로 할당함으로써, 내부버퍼 크기, 데이터버스의 폭과 제어논리회로의 크기를 줄일 수 있었다. 제안된 프레임 메모리 모듈은 54㎒의 주파수에서 동작하며 설계된 라이브러리는 VTI/sup тм/ 0.5㎛ CMOS TLM 표준셀공정을 사용하였다. 제안된 구조를 C-code하드웨어 모델에 의해 생성된 테스트 벡터와 합성된 회로의 모의실험 결과를 비교함으로써 검증하였다. 제안된 구조의 버퍼 면적은 기존 구조의 버퍼 면적의 40%로 줄일수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.959-961
• /
• 2003

In this paper, we describe implemented DMAC (Direct Memory Access Controller) architecture on Altera's $Excalibur^{TM}$ that includes industry-standard $ARM922T^{TM}$ 32-bit RISC processor core operating at 200 MHz. We implemented DMAC based on AMBA (Advanced Micro-controller Bus Architecture) AHB (Advanced Micro-performance Bus) interface. Implemented DMAC has 8-channel and can extend supportable channel count according to user application. We used round-robin method for priority selection. Implemented DMAC supports data transfer between Memory-to-Memory, Memory-to-Peripheral and Peripheral-to-Memory. The max transfer count is 1024 per a time and it can support byte, half-word and word transfer according to AHB protocol (HSIZE signals). We implemented with VHDL and functional verification using $ModelSim^{TM}$. Then, we synthesized using $LeonardoSpectrum^{TM}$ with Altera $Excalibur^{TM}$ library. We did FPGA P&R and targeting using $Quartus^{TM}$. We can use implemented DMAC module at any system that needs high speed and broad bandwidth data transfers.

• 정보처리학회논문지A
• /
• 제13A권5호
• /
• pp.413-420
• /
• 2006

대부분의 디지털 신호 처리기 (Digital Signal Processor)는 두 개 이상의 메모리 뱅크를 가지는 하버드 아키텍처 (Harvard architecture)를 지원한다. 다중 메모리 뱅크 중에서 하나는 프로그램용으로 나머지는 데이터용으로 사용하여 프로세서가 한 명령어 사이클에 메모리의 여러 데이터에 동시 접근을 가능하게 한다. 이전 연구에서 우리는 다중 메모리 뱅크에 효율적으로 데이터를 할당하는 방법에 대하여 논하였다. 본 논문에서는 이전 연구의 확장으로 런타임 메모리의 최적화에 대한 우리의 최근 연구에 대하여 소개한다. 듀얼 데이터 메모리 뱅3(Dual Data Memory Bank)를 효율적으로 이용하기 위해 각 메모리 뱅크에 할당된 변수를 관리하기 위한 독립적인 두 개의 런타임 스택이 필요하다. 프로시저에 대한 두 메모리 뱅크의 활성화 레코드(Activation Record)의 크기는 각 메모리 뱅크에 할당된 변수의 개수가 일정하지 않기 때문에 다를 수 있다. 따라서 여러 개의 프로시저가 연속으로 호출될 때 두 개의 런타임 스택의 크기가 크게 달라질 수 있다. 이러한 두 메모리 뱅크 사이의 불균형은 하나의 메모리에 여유 공간이 있음에도 불구하고 다른 하나의 메모리 뱅크의 사용량이 온칩 메모리(on-chip memory)범위를 초과하는 원인이 될 수 있다. 본 논문에서는 온칩 메모리를 효율적으로 사용하기 위해 두 런타임 스택의 균형 맞추기를 시도했다. 본 논문에서 제안하는 알고리즘은 상대적으로 단순하지만 효율적으로 런타임 메모리를 사용할 수 있다는 것을 실험결과를 통해 보여주고 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권9호
• /
• pp.445-458
• /
• 2007

본 논문에서는 대용량 메모리 데이타 처리를 위한 범용 하드웨어 기반의 원격 메모리 시스템을 제안한다. 느린 디스크와 상대적으로 대단히 빠른 접근 속도를 보장하는 메모리 사이에 존재하게 되는 새로운 메모리 계층을 구현하기 위해, 본 논문에서는 다수의 일반적인 범용 데스크탑 PC들과 원격 직접메모리 접근 (이하 RDMA) 기능이 가능한 고속 네트워크를 최대한 활용하였다. 제안된 새로운 계층의 메모리는 합리적인 응답시간과 용량을 제공함으로서 비교적 적은 양의 성능 부담으로서 대용량의 메모리 상주 데이타베이스를 구동할 수 있게 되었다. 제안된 원격 메모리 시스템은 원격 메모리 페이지들을 관리하게 되는 원격 메모리 시스템과, 원격 메모리 페이지의 교체를 관리하게 되는 원격 메모리 페이저로 구성되어 있다. 범용으로 쓰이는 MySQL과 같은 데이타베이스를 이용한 TPC-C 실험 결과로 볼 때 제안된 원격 메모리 시스템은 일반적인 대용량 메모리 데이타 처리 시스템에서 요구하는 다양한 요구조건을 만족시킬 수 있을 것이라 생각된다.