




을 가지고 있는 그림 5의 SRG를 생각해라. 메모리 뱅크 배정 문제는 SRG를 n개의 하위 그래프로 분할하는 문제로 바꾸어 생각할 수 있다. 이를 위해 우리는 정의 3과 같이 비용을 정의하였다.



(b) Maximum Spanning Tree

그림 5 SRG의 복잡한 예제와 그로부터 행해진 MST

정의 3: V와 E가 각각 노드와 에지들의 집합이라 할 때, 가중치를 가지고 연결되어 있는 그래프 G를  $G=(V,E)$ 라 표기하자. 또한  $w_e$ 를 에지 e ∈ E의 가중치라고 하자. 이 때, 그래프 G의 분리 방법  $P = \langle G_1, G_2, \dots, G_n \rangle$ 을 찾는 문제는 G를 아래의 조건을 만족하는 n개의 공통부분을 가지지 않는 하위그래프  $G_i = (V_i, E_i), 1 \leq i \leq n$ 로 나누는 문제이다.

$$v_j, v_k \in V_i \text{ 이고 } (v_j, v_k) \in E \text{ 이면 } (v_j, v_k) \in E_i$$

이때 분리 방법 P의 비용은 다음과 같이 정의한다.

$$\sum_{i=1}^n \sum_{e \in E_i} w_e$$

최소 비용을 갖는 최적의 분할을 찾는 것은 NP-complete 문제이므로, 우리는 학습적인(heuristic) 방법으로 Prim의 MST (maximum spanning tree) 알고리즘[9] 이용하여 MST를 찾은 후 MST를 적수 노드와 홀수 노드로 이분하여 메모리 뱅크를 할당하였다. MST는 SRG의 스패닝 트리 중 모든 에지의 가중치의 합이 최대인 것을 말한다. 우리의 알고리즘은 그림 6과 같으며  $O(E+VlgV)$ 의 시간 복잡성을 갖는다. 우리의 문제에서 E와 V는 비슷한 수를 가지기 때문에 알고리즘은  $O(VlgV)$ 로 동작한다. 거의 모든 ASIP이 듀얼 메모리 뱅크를 가지므로 우리는 n의 값을 2로 가정하였으나 n이 2보다 큰 경우에도 쉽게 확장 가능하다. 불행하게도 MST로부터 만들어진 분리 방법이 항상 최적의 해를 생성하는 것은 아니다. 그렇지만 우리의 초기 작업[4]에 따르면 MST 개념이 적은 비용을 가지고 최적에 가까운 분리 방법을 생성한다는 것을 알 수 있다. 예로, 그림 5의 SRG에 대해 우리의 알고리즘은 최적의 분리방법을 찾아낸다.

### 3.2.2 이름 분할 및 통합.

우리는 메모리 할당 단위를 변수의 사용 범위로 세분화하면 MST 알고리즘을 향상할 수 있음을 발견하였다. 이를 위해 우리는 메모리 뱅크 간섭 그래프(memory bank interference graph)를 만들고, 이름 분할과 통합(name splitting and merging)이라 불리는 새로운 두 가지 기법을 도입하였다. 그림 7은 3.2.1의 방법으로 메모리 할당을 수행한 예이다.




그림 7 이름 분할과 통합을 보이기 위한 코드 예제와 데이터 구조

```

Input: a simultaneous reference graph  $G_{SR} = (V_{SR}, E_{SR})$ 
       two memory banks  $M_X$  and  $M_Y$ 
Output: a set  $V_{SR}$  whose nodes are all colored either with  $M_X$  or  $M_Y$ 
       a set  $E_{SR}$  whose edges are unselected in MT

Algorithm: BS A
 $S_T \leftarrow Q \leftarrow \emptyset$ ;  $S_T$  is a set of MSTs and  $Q$  is a priority queue
for all nodes  $v$  in  $V_{SR}$  do unmark  $v$ ;
 $u \leftarrow \text{select\_unmarked\_node\_in}(V_{SR})$ ; Return  $\perp$  if every node in  $V_{SR}$  is marked
 $i \leftarrow 1$ ; create a new MT  $T_i$ ;
while  $u \neq \perp$  do // Find all MSTs for connected subgraphs of  $G_{SR}$ 
  mark  $u$ ;
   $E_u \leftarrow$  the set of all edges incident on  $u$ ;
  sort the elements of  $E_u$  in increasing order by weights; and add them to  $Q$ ;
  while  $Q \neq \emptyset$  do
    remove an edge  $e = (u, z)$  with highest priority from  $Q$ ;
    if  $z$  is unmarked then  $T_i \leftarrow T_i \cup \{e\}$ ;  $u \leftarrow z$ ; break;
    if  $u$  is unmarked then  $T_i \leftarrow T_i \cup \{e\}$ ;  $u \leftarrow u$ ; break;
  od
  if  $u$  is marked then // All nodes in a connected subgraph of  $G_{SR}$  have been visited
     $u \leftarrow \text{select\_unmarked\_node\_in}(V_{SR})$ ; Select a node in another subgraph, if any, of  $G_{SR}$ 
    add  $T_i$  to  $S_T$ ;  $i \leftarrow i + 1$ ; create a new MT  $T_i$ ;
  fi
od
 $E_{V_X} \leftarrow Q$ ; // For generalized memory bank assignment
for all nodes  $v$  in  $V_{SR}$  do uncolor  $v$ ;
for every MT  $T_i \in S_T$  do // Assign variables in  $T_i$ 's to memory banks  $M_X$  and  $M_Y$ 
   $\text{next\_visitors} \leftarrow Q$ ;
   $m \leftarrow \#$  of nodes in  $V_{SR}$  of  $M_X$ -color =  $\#$  of nodes in  $V_{SR}$  of  $M_Y$ -color;
  select an arbitrary node  $v$  in  $T_i$ ;
  if  $m > 0$  then // More nodes have been  $M_X$ -colored
    color  $v$  with  $M_X$ -color;
  else // More nodes have been  $M_Y$ -colored
    color  $v$  with  $M_Y$ -color;
  repeat
    for every node  $u$  adjacent to  $v$  do
      if  $u$  is not colored then
        color  $u$  with a color different from the color of  $v$ ;
        append  $u$  to  $\text{next\_visitors} \leftarrow Q$ ;
      fi
    od
     $v \leftarrow$  extract one node from  $\text{next\_visitors} \leftarrow Q$ ;
  until all nodes in  $T_i$  are colored;
od
 $m \leftarrow \#$  of nodes in  $V_{SR}$  of  $M_X$ -color =  $\#$  of nodes in  $V_{SR}$  of  $M_Y$ -color;
while  $m > 0$  do // While there are more  $M_X$ -colored nodes than  $M_Y$ -colored ones
  if  $\exists$  uncolored node  $v \in V_{SR}$  then
    color  $v$  with  $M_X$ -color;  $m \leftarrow m - 1$ ;
  else break;
while  $m < 0$  do // While there are more  $M_Y$ -colored nodes than  $M_X$ -colored ones
  if  $\exists$  uncolored node  $v \in V_{SR}$  then
    color  $v$  with  $M_Y$ -color;  $m \leftarrow m + 1$ ;
  else break;
if  $m = 0$  then
  for any uncolored node  $v$  in  $V_{SR}$  do
    color  $v$  alternately with  $M_X$  and  $M_Y$ -colors;
return  $V_{SR}$  and  $E_{V_X}$ ;
    
```

그림 6 듀얼 메모리 뱅크를 위한 메모리 뱅크 배정 알고리즘

그림 7(b)에서 변수 a와 d가 여러 사용 범위를 가지고 있음에 주목하자. 이 경우, a와 d는 같은 메모리 뱅크에 배정되어 있으므로 병행 이동으로 사용될 수 없음을 알 수 있다. 그림 8은 이름 분할 후 3.2.1의 알고리즘을 적용한 것이다.




그림 8 로컬 변수를 위한 이름 분할

이 경우 기존 변수 d에서 분할된 두 개의 변수 d1, d2가 다른 메모리 뱅크에 지정되는 것을 볼 수 있다. 이로 인해 그림 7에서 나타났던 변수 a와 d 사이의 충돌이 없어져 그림 8(d)에서 보듯이 두개의 move 명령어 대신에 병행 이동이 사용되었다. 즉, 병행 이동의 가능성이 높아졌다는 것을 확인할 수 있다.




그림 9 로컬 변수를 이름 통합

이름 분할 방법은 코드 크기는 줄여주지만 더 많은 메모리를 사용한다. 이 문제를 해결하기 위해 이름 분할 후에 이름 통합 과정을 실행하였다. 그림 9는 그림 8의 예제에 이름 통합 과정을 적용한 결과이다.

3.3 레지스터 매핑

변수에 대한 메모리 뱅크 할당이 끝난 후, 그래프 컬러링 알고리즘을 사용하여 물리 레지스터 할당 작업을 수행하였다.

4. 실험결과

최근에 이 문제는 Princeton과 MIT [1,12]에 있는 연구원들에 의해 행해진 SPAM 프로젝트에서 다루어졌다. 그래서 우리는 SPAM의 실험 결과와 우리의 실험 결과를 비교하였다.

그림 11의 결과는 우리의 메모리 뱅크 매핑 알고리즘이 대부분의 경우에 있어서 SPAM의 알고리즘만큼 효율적이라는 것을 보여준다. 또한 그림 12로부터 우리의 컴파일 시간이 SPAM에 비해 대략 10<sup>3</sup>에서 10<sup>4</sup>정도 빠름을 알 수 있다. 실행 시간에서 코드 크기 감소의 영향을 측정하기 위해 우리는 최적화되지 않은 코드, 컴파일러에 의해 최적화된 코드, 사람에게 의해서 최적화된 코드를 생성하였다. 그림 13은 실행시간에 대한 비교이다. 그림 13으로부터 우리는 최적화되지 않은 코드에 대해 컴파일러와 사람에게 의해 최적화된 코드가 각각 7.9%와 16.7%의 평균적인 속도 향상을 내는 것을 알 수 있다.




그림 11 SPAM 코드 크기와 우리의 코드 크기 비율




그림 12 SPAM 컴파일러와 우리 컴파일러의 컴파일 시간의 비율 (로그 스케일)




그림 13 최적화되지 않은 코드에 대한 컴파일러와 사람에게 의해서 최적화된 코드의 실행시간 속도 증가

5. 결론과 앞으로의 작업

본 논문에서 우리는 듀얼 메모리 구조를 지원하기 위해 여러 단계로 분리된 접근 방식을 사용하였다. 또한 부가적인 기법으로서 이름 분리와 통합이라는 두 가지 방법을 제시하였다. 그리고 실험 결과로부터 우리의 컴파일러가 코드 크기에 대하여 기존 연구와 필적할 만한 결과를 가지면서도 상당히 빠른 컴파일 속도를 보임을 확인하였다.

그러나 현재의 기법이 가지는 몇 가지 제한 사항 역시 발견되었다. 이 중 하나는 우리의 방식이 스칼라 변수에 제한되어 있어서 배열에 대한 연산에서는 큰 성능 향상을 기대할 수 없다는 것이다. 다른 제한점 중 하나는 함수 호출과 관련이 있다. 함수 호출시 메모리를 통해서 매개 변수를 전달할 때 호출된 함수에 맞게 메모리 뱅크들을 지정해야 한다. 그러나 이 기능은 호출자가 호출되는 함수의 메모리 접근 방식을 알아야 하기 때문에 함수간의 분석이 필요하다. 이 작업은 아직 구현되지 않은 것으로 추후 추가될 예정이다.

참고 문헌

- [1] G. Araujo, S. Devadas, K. Keutzer, S. Liao, S. Malik, A. Sudarsanam, S. Tjiang, and A. Wang. *Challenges in Code Generation for Embedded Processors*, pages 48-64. In Marwedel and Goossens [9], 1995.
- [2] G. Araujo and S. Malik. Code Generation for Fixed-point DSPs. *ACM Transactions on Design Automation of Electronic Systems*, 3(2):136-161, April 1998.
- [3] G. Chaitan. Register Allocation and Spilling via Graph Coloring. In *Proceedings of the SIGPLAN Symposium on Compiler Construction*, pages 201-207, June 1982.
- [4] J. Cho, J. Kim, and Y. Paek. Efficient and Fast Allocation of On-chip Dual Memory Banks. In *6th Workshop on Interaction between Compilers and Computer Architectures*, Feb. 2002.
- [5] S. Jung and Y. Paek. The Very Portable Optimizer for Digital Signal Processors. In *International Conference on Compilers, Architectures and Synthesis for Embedded Systems*, pages 84-92, Nov. 2001.
- [6] R. Leupers and P. Marwedel. Algorithms for Address Assignment in DSP Code Generation. In *International Conference on Computer-Aided Design*, 1996.
- [7] P. Marwedel and G. Goossens, editors. *Code Generation for Embedded Processors*. Kluwer Academic Publishers, 1995.
- [8] Motorola Inc., Austin, TX. *DSP56000 24-Bit Digital signal Processor Family Manual*, 1995.
- [9] R. Prim. Shortest Connection Networks and Some Generalizations. *Bell Systems Technical Journal*, 36(6):1389-1401, 1957.
- [10] M. A. R. Saghier, P. Chow, and C. G. Lee. Exploiting Dual Data-Memory Banks in Digital Signal Processors. *ACM SIGOPS Operating Systems*, pages 234-243, 1996.
- [11] A. Sudarsanam. *Code Optimization Libraries For Retargetable Compilation For Embedded Digital Signal Processors*. PhD thesis, Princeton University Department of EE, May 15, 1998.
- [12] A. Sudarsanam and S. Malik. Simultaneous Reference Allocation in Code Generation for Dual Data Memory Bank ASIPs. *ACM Transactions on Design Automation of Electronic Systems*, 5(2):242-264, April 2000.
- [13] V. Zivoljnovic, J.M. Velarde, C.Schager, and H. Meyr. DSPStone- A DSP oriented Benchmarking Methodology. In *Proceedings of International Conference on Signal Processing Applications and Technology*, 1994.