• ETRI Journal
• /
• 제27권5호
• /
• pp.569-578
• /
• 2005

The purpose of this paper is to describe the implementation of monolithically matching circuits, interface circuits, and RF core circuits to the same substrate. We designed and fabricated on-chip 1 to 6 GHz up-conversion and 1 to 8 GHz down-conversion mixers using a 0.8 mm SiGe hetero-junction bipolar transistor (HBT) process technology. To fabricate a SiGe HBT, we used a reduced pressure chemical vapor deposition (RPCVD) system to grow a base epitaxial layer, and we adopted local oxidation of silicon (LOCOS) isolation to separate the device terminals. An up-conversion mixer was implemented on-chip using an intermediate frequency (IF) matching circuit, local oscillator (LO)/radio frequency (RF) wideband matching circuits, LO/IF input balun circuits, and an RF output balun circuit. The measured results of the fabricated up-conversion mixer show a positive power conversion gain from 1 to 6 GHz and a bandwidth of about 4.5 GHz. Also, the down-conversion mixer was implemented on-chip using LO/RF wideband matching circuits, LO/RF input balun circuits, and an IF output balun circuit. The measured results of the fabricated down-conversion mixer show a positive power conversion gain from 1 to 8 GHz and a bandwidth of about 4.5 GHz.

• 대한전자공학회논문지
• /
• 제26권1호
• /
• pp.98-103
• /
• 1989

본 논문에서는 게이트 레벨에서 논리 최적화를 하기 위한, 새로운 시스템을 제안한다. 본 시스템은 회로의 일부분을 간략화된 등가회로로 대치하는 local transformation을 rule로 표현한 rule-based 시스템이다. 본 시스템에서는 효율적인 패턴매칭을 위해, 'rule의 일반화'와 '국소최적화'를 제안한다. Rule의 일반화는 패턴매칭시 회로탐색을 줄이기 위해 사용되며, 국소최적화는 불필요한 회로탐색을 배제하기 위해 사용된다. 또한, 불필요한 패턴매칭 시도를 줄이기 위해, 회로 패턴의 매칭순서를 rule 기술에 포함시킨다. 또한, 본 시스템을 하드웨어 컴파일러에 의해 생성된 논리회로 최적화에 적용하여, 그 효용성을 보인다.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.283-291
• /
• 2015

본 논문에서는 높은 Q 인자를 갖는 수동 회로의 정합 특성을 향상시키기 위한 비 포스터 정합의 핵심 요소인 부성 임피던스 변환기를 설계하여 구현하였다. 제안된 부성 임피던스 변환기는 Linvill의 트랜지스터 부성 임피던스 변환기 회로를 채택하여 구현하였다. 전력 이득 소자와 양성 피드백으로 구성된 부성 임피던스 변환기는 동작이 매우 불안정하여 발진 등으로 인해 제작 결과를 쉽게 예측하기 어렵기 때문에, 하이브리드 회로로 먼저 구현하여 가능성을 살펴본 뒤 집적회로로 설계하여 제작하였다. 상용 $0.18{\mu}m$ SiGe BiCMOS 공정을 사용하여 제작하였고, 목표로 하는 700~960 MHz 대역에서 리액턴스를 상쇄하여 비 포스터 정합이 이뤄짐을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제34권1B호
• /
• pp.47-55
• /
• 2009

최근의 네트워크 침입탐지 시스템에서는 침입이 의심되는 패킷을 나타내는 데 정규표현식이 사용되고 있다. 고속 네트워크를 통해서 입력되는 패킷을 실시간으로 검사하기 위해서는 하드웨어 기반 패턴 매칭이 필수적이며 변화되는 패턴 규칙을 다루기 위해서는 FPGA와 같은 재구성 가능한 디바이스를 사용하는 것이 바람직하다. FPGA의 동작 속도 제한으로 바이트 단위의 패킷 검사로는 실시간 검사를 할 수 없는 경우에 이를 해결하기 위해서 여러 바이트 단위로 검사하는 것이 필요하다. 본 논문에서는 정규표현식 패턴 매칭을 n바이트 단위로 처리하는 하드웨어의 구조와 설계 방법을 제시하고 이에 대한 패턴 매칭 회로 생성기를 구현한다. Snort 규칙에 대해 FPGA로 합성된 하드웨어는 n=4일 때에 규칙에 따라서 $2.62{\sim}3.4$배의 처리 속도 향상을 보였다.

• ETRI Journal
• /
• 제34권3호
• /
• pp.454-457
• /
• 2012

A miniaturized planar digital video broadcasting terrestrial (DVB-T) antenna, which is composed of a patterned helical line, an open stub, and an impedance matching circuit on an FR4 (${\varepsilon}_r$=4.4) substrate for portable media player applications, is presented in this letter. The antenna has monopole-like, omni-directional radiation characteristics and a wide impedance bandwidth (VSWR<3) in the DVB-T band from 174 MHz to 230 MHz at the VHF band.

• 한국전자파학회논문지
• /
• 제24권3호
• /
• pp.286-291
• /
• 2013

본 논문에서는 고조파 공진 억제 특성을 갖는 원형 섹터 안테나와 임피던스 직접 정합 방법을 이용하여 소형화된 rectenna 시스템을 설계하였다. 원형 섹터 안테나의 고조파 억제 특성을 이용하여 정류 회로의 대역 통과 여파기 기능을 수행하였으며, 임피던스 직접 정합 방법에 의해 다이오드 정합 회로를 생략하는 설계가 이루어졌다. 따라서 제안된 시스템의 정류 회로는 대역 통과 여파기와 정합 회로 없이 구현되었으며, 정밀한 동축 급전 공정을 사용하여 시스템의 성능 열화 없이 급전 위치를 변화하며, 안테나 뒷면에 집적하였다. 최적의 정합 특성으로 2.5 GHz 대역에서 설계된 rectenna 시스템은 실험 결과, 52 % 이상의 변환 효율과 1.5 V 이상의 우수한 변환 전압 특성을 나타내었다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1098-1103
• /
• 2013

본 논문은 직렬 RLC 정합과 저항 궤환 회로를 이용하여 설계한 중심 주파수 8 GHz를 갖는 저잡음 증폭기를 제안한다. 제안하는 LNA는 입력 정합에 Degenerate inductor를 사용하여 $S_{21}$이 넓은 대역폭을 지니고 있고, 병렬로 구성된 회로를 직렬 공진 회로로 변환함으로써 입력 정합 회로를 등가회로로 축약하여 해석을 하였다. 저항 궤환 회로와 입력 RLC 정합이 모두 사용되어 제안하는 LNA는 최대 8.5 dB의 $S_{21}$(-3 dB 대역폭은 약 3.5 GHz), 잡음 지수로 5.9 dB, IIP3로는 1.6 dBm 값을 가지며, 1.2 V에서 7 mA를 소모한다.

• Journal of Electrical Engineering and Technology
• /
• 제13권5호
• /
• pp.2045-2049
• /
• 2018

An antenna arrays for a satellite navigation systems require more antenna elements to mitigate multiple jamming signals. In order to maintain the small array size while increasing the number of antenna elements, miniaturization technique is essential for antenna design. In this work, an electrically small circular microstrip patch antenna with a 3 dB hybrid coupler is designed as an element antenna, where the 3 dB hybrid coupler can yield the circularly polarized radiation characteristic. The miniaturized element antenna typically has too large capacitance in GPS L1 and GLONASS G1 bands, making it difficult to match with a single stand-alone non-Foster matching circuit (NFMC) in a stable state. Therefore, we propose a new matching technique, referred to as the hybrid matching method, which consists of a NFMC and a passive circuit. This passive tuning circuit manages reactance of antenna elements at an appropriate capacitance without a pole in the operating frequency range. The antenna array is fabricated, and the measured results show a reflection coefficient of less than -10 dB and an isolation of greater than 50 dB. In addition, peak gain of the proposed antenna is increased by 22.3 dB compared to the antenna without the hybrid matching network.

• 전력전자학회논문지
• /
• 제24권3호
• /
• pp.161-168
• /
• 2019

This study introduces a new topology to decrease the voltage stress experienced by a 13.56 MHz electrical variable capacitor (EVC) circuit with an asymmetrical switch structure applied to the impedance matching circuit of a radio frequency (RF) plasma system. The method adopts a symmetrical switch structure instead of an asymmetrical one in each of the capacitor's leg in the EVC circuit. The proposed topology successfully reduces voltage stress in the EVC circuit due to the symmetrical charging and discharging mode. This topology can also be applied to the impedance matching circuit of a high-power and high-frequency RF etching system. The target features of the proposed circuit topology are investigated via simulation and experiment. Voltage stress on the switch of the EVC circuit is successfully reduced by more than 40%.

• 한국컴퓨터산업학회논문지
• /
• 제5권1호
• /
• pp.177-182
• /
• 2004

소나 센서부 설계 시 개별 센서에 대한 정합회로의 설계는 전체 가중회로의 특성에 매우 큰 영향을 미친다. 그러나 많은 경우 정합회로를 설계하는데 있어서 경험에 의한 수작업으로 수행하거나 매우 간단한 모델을 설정하여 그것을 바탕으로 설계하는 예가 많다. 다양한 센서에 대해서 유연하게 대응하는데 한계를 갖고 있고 또 많은 오류를 동반하기 때문에 정합회로 설계에 많은 시행착오를 초래한다. 본 연구에서는 다양한 센서에 유연하게 대응하는 정합회로 설계 도구를 구성하는 첫 단계로써 실제 소나 센서의 특성 측정 및 그를 바탕으로 한 소자 모델링을 일괄 작업화한 설계 프로그램을 구성하여, 그 구성과 기능에 대해서 설명하고자 한다.