

# 비 포스터 정합을 위한 부정 임피던스 변환기 집적회로

## Negative Impedance Converter IC for Non-Foster Matching

박홍종 · 이상호 · 박성환 · 권영우

Hongjong Park · Sangho Lee · Sunghwan Park · Youngwoo Kwon

### 요 약

본 논문에서는 높은 Q 인자를 갖는 수동 회로의 정합 특성을 향상시키기 위한 비 포스터 정합의 핵심 요소인 부정 임피던스 변환기를 설계하여 구현하였다. 제안된 부정 임피던스 변환기는 Linvill의 트랜지스터 부정 임피던스 변환기 회로를 채택하여 구현하였다. 전력 이득 소자와 양성 피드백으로 구성된 부정 임피던스 변환기는 동작이 매우 불안정하여 발진 등으로 인해 제작 결과를 쉽게 예측하기 어렵기 때문에, 하이브리드 회로로 먼저 구현하여 가능성을 살펴본 뒤 집적회로로 설계하여 제작하였다. 상용 0.18  $\mu\text{m}$  SiGe BiCMOS 공정을 사용하여 제작하였고, 목표로 하는 700~960 MHz 대역에서 리액턴스를 상쇄하여 비 포스터 정합이 이뤄짐을 확인할 수 있었다.

### Abstract

In this paper, a negative impedance converter, the key element of non-Foster matching to enhance the bandwidth of matching high Q-factor passive element, is presented. Proposed negative impedance converter is implemented by the topology of Linvill's transistor negative impedance converter circuit. It is hard to forecast the operation of negative impedance circuit, because it is composed of gain element and positive feedback. Therefore the negative impedance circuit is implemented by hybrid type beforehand to check out the feasibility and it is designed by integrated circuit. The integrated circuit is fabricated by commercial 0.18  $\mu\text{m}$  SiGe BiCMOS process, and non-Foster matching is observed at 700~960 MHz band by cancelling the target reactance.

Key words: BiCMOS, NIC, Non-Foster, SiGe

## I. 서 론

포스터의 임피던스 정리에 따르면, 모든 수동 소자는 물리적으로 양의 L, C 값을 갖는다. 달리 표현하자면, 모든 수동 소자의 리액턴스 값은 주파수가 증가함에 따라 항상 증가하는 기울기를 갖게 된다<sup>[1]</sup>. 따라서 일반적인 정합 회로의 경우와 같이, 수동 소자를 다른 수동 소자를 사용하여 정합할 경우, 주파수에 따른 리액턴스의 변화량

은 정합 전에 비하여 더 커지게 된다. 임피던스 정합 과정이 특정 주파수에서 원하는 임피던스로 옮기는 것임을 생각한다면, 주파수에 따른 리액턴스의 변화량이 커진다는 것은 충분히 넓은 대역폭을 얻기 힘들다는 것을 의미한다.

만약 수동 소자만 사용하는 것이 아니라, 전력 이득을 얻을 수 있는 능동 소자를 사용하고, 양성 피드백을 통해 회로를 구성한다면 포스터의 임피던스 정리를 따르지 않

「이 논문은 2015년도 정부(미래창조과학부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임(No. 2013R1A2A1A05006502).」

「이 논문은 2015년도 BK21플러스 사업에 의하여 지원되었음.」

서울대학교 전기정보공학부(Department of Electrical and Computer Engineering and INMC, Seoul National University)

· Manuscript received January 16, 2015 ; Revised March 2, 2015 ; Accepted March 16, 2015. (ID No. 20150116-11S)

· Corresponding Author: Hongjong Park (e-mail: park.hongjong@gmail.com)

는 회로를 만들 수 있다. 이것을 비 포스터 회로(NFC: non-Foster Circuit)라고 한다. 이러한 비 포스터 회로를 정합에 사용한다면, 리액턴스 값이 주파수에 따라 급격히 증가하는 현상 대신에 넓은 주파수 영역에서 리액턴스를 목표 임피던스 근처에 정합할 수 있다.

비 포스터 정합(non-Foster matching)을 가능케 하는 부정 임피던스 변환기(Negative Impedance Converter: NIC)는 매우 이른 시기인 1950년대 이전부터 연구되고 발표되었다<sup>[2],[3]</sup>. 이러한 NIC를 응용한 예시로 벨 연구소에서 개발한 E-type telephone repeater가 있으며, 전화선에 적용되어 전송선로의 손실을 부정 저항으로 보상해 주는 방식의 시스템이다<sup>[4]</sup>. 트랜지스터를 이용한 NIC도 이 시기부터 개발되었다. 연결 방법에 따라 매우 다양한 유형의 NIC 회로가 존재하는데, 최초의 트랜지스터 NIC인 Linvill의 NIC가 구현의 용이성과 낮은 손실 특성으로 인해 가장 널리 사용되는 회로이다<sup>[5]</sup>.

최근의 NIC 연구 추세는 NIC의 부정 임피던스를 활용하여 수동 회로의 정합 대역폭을 넓히는 데 있다. 핸드셋 등 모바일 기기의 소형화로 인해 전기적 소형 안테나(Electrically Small Antenna: ESA)의 수요가 늘어나고 있으며, 다중 모드 동작의 필요성이 증대됨<sup>[6]</sup>에 따라서 안테나의 대역폭을 넓히는 것이 중요한 과제가 되고 있다. 최근의 여러 연구 결과는 NIC를 활용하여 ESA의 주파수 특성을 향상시킬 수 있다는 것을 보여주고 있다. 하지만 주로 낮은 주파수 대역에서의 응용에 머물고 있다<sup>[7],[8]</sup>.

본 논문에서는 이러한 추세를 따라 700~960 MHz 대




그림 1. 주파수에 따른 수동 소자들의 리액턴스 변화  
Fig. 1. Reactance variation of passive elements according to the frequency.




그림 2. 정합 방법과 주파수에 따른 리액턴스 변화  
Fig. 2. Reactance variation according to the frequency and matching method.

역에서 광대역 임피던스 정합을 위한 부정 임피던스 변환기 회로를 설계하였다. 기존 연구에 비해 모바일 통신을 위한 높은 주파수 대역에서 동작시키는 것을 목표로 하였다. 우선적으로 하이브리드 방식의 설계를 통해 설계 가능성을 검증한 뒤 집적회로로 설계하여 제작함으로써 비 포스터 정합 뿐 아니라, 다양한 능동회로에 적용할 수 있도록 설계하였다.

## II. 회로 설명

### 2-1 Linvill의 NIC

1950년대 이래로 트랜지스터로 NIC를 구현하는 다양한 방법들이 제안되어 왔다. 그러나 실제로 제작되고 동작이 검증된 회로는 Linvill의 회로와 Yanagisawa의 회로 뿐이다. 특히, NIC를 직렬 연결하여 사용할 경우에 Linvill의 NIC와 Yanagisawa의 NIC는 정확히 같은 회로가 되며, 본 논문에서 구현한 회로는 직렬연결 NIC이므로, 사용 가능한 유일한 방법인 Linvill의 NIC를 채택했다.

Linvill의 NIC는 기준 임피던스( $Z_{ref}$ , reference impedance)와 교차 결합쌍 트랜지스터(cross-coupled transistor)로 구성되어 있다. 동작 원리는 그림 3에 간단히 나타내어 놓았다. 각각의 교차 결합쌍 트랜지스터의 소스에 연결된 포트와 교차 결합된 게이트-드레인 쌍에 연결된 포트를 합쳐 총 네 개의 포트 중 어느 한 종류의 포트에 기준 임피던스를 인가한다. 이 때 반대 종류의 포트에서 들여다본 전류와 전압을 살펴보면 전류의 방향은 일정하나, 교




그림 3. 단순화시킨 Linvill의 NIC 회로도  
Fig. 3. Schematic of simplified Linvill's NIC.

차 결합쌍 트랜지스터가 전압의 위상을  $180^\circ$  전환시키게 된다. 이에 따라서 등가 임피던스( $Z_{eq}$ )가 기준 임피던스와 반대 부호로 보이게 된다. 실제 RF 주파수에서의 회로에서는 트랜지스터 소자의 기생성분, 각 소자를 연결하기 위한 도선의 길이에서 생기는 위상 변화, 바이어스 회로 등으로 인하여 주파수 대역이 줄어들고, 저항 및 컨덕턴스 성분이 발생하게 된다.

만약 기준 임피던스를 인가하는 포트와 관측을 시행하는 포트의 위치를 서로 뒤바꾸어도 그림 3과 같은 간단한 분석을 시행한다면 전압 전환 NIC로 동작함을 확인할 수 있다. 그러나 포트의 위치를 결정하는 것은 매우 중요한데, NIC 회로의 안정도와 밀접한 관련이 있다. 어떤 NIC의 두 가지 포트 중, 한 포트가 개방회로 안정(Open Circuit Stable: OCS) 포트이면 반대쪽 포트는 단락회로 안정(Hort Circuit Stable: SCS) 포트임이 증명되어 있다<sup>5)</sup>. NIC는 조건적 안정성(conditional stability)을 갖고 있는데, OCS, SCS와 같은 용어는 이러한 조건적 안정성을 임피던스의 크기로 간단히 나타내어 표현한 것이다. OCS NIC는 NIC를 바라본 방향의 임피던스가 그에 연결된 임피던스보다 작아야 발진을 하지 않으며, SCS NIC는 NIC를 바라본 방향의 어드미턴스가 그에 연결된 어드미턴스보다 작아야 발진을 하지 않는 것이다. 본 논문에서는 NIC를 직렬 연결하여 정합하는 것을 목표로 하였고, 정합시킬 목표 임피던스와 기준 임피던스 모두 직렬 L, C 회로로 구성되어 있다. 따라서 회로의 안정성과 분석의 용이성을 위해 그림 3과 같은 OCS 방식의 NIC를 구현하였다.

## 2-2 하이브리드 방식의 SCS NIC 설계

본 논문에서는 최종 목표인 집적회로로 구현한 NIC를 설계하기 전에 목표 주파수 대역인 700~960 MHz 대역에서 회로 설계의 가능성과 개념의 타당성을 검증하기 위해 하이브리드 방식으로 NIC를 설계 및 구현하였다. 하이브리드 NIC의 제작을 위한 FET 소자는 일본 Fujitsu사의 FHX35LG 제품을 사용하였다. 이 제품은 패키징되어 있고, 높은 주파수까지 동작이 가능하여 GHz 근처 대역의 NIC 제작이 가능하다. 또한, 다양한 용도로 널리 이용되고 있어 소자 특성 파악에 용이하여 본 제품을 사용하였다.

하이브리드 회로의 설계는 직렬 L, C 회로를 기준 임피던스로 하는 NIC의 동작이 1 GHz 정도의 주파수에서 가능한지 여부를 검증하는 목적으로 이루어졌다. 이에 따라 목표 주파수 대역인 700~960 MHz에서 공진을 일으키는 1 F, 33 nH의 수동 소자를 기준 임피던스로 사용하여 설계하였다.

회로의 시뮬레이션 결과는 그림 4와 같다. 그림 4의 M1 표시와 M2 표시는 각각 500 MHz와 1.3 GHz를 나타낸다. 시뮬레이션 결과를 보면 주파수에 따라서 스미스차트 상의 S-파라미터 궤적의 움직임이 반시계방향임을 확인할 수 있다.

일반적인 L, C 또는 수동 소자로 이루어진 수동 회로




그림 4. 설계된 하이브리드 NIC의 시뮬레이션 결과  
Fig. 4. Simulated result of proposed hybrid NIC.




그림 5. 스미스차트 상에서 커패시터와 인덕터의 임피던스 궤적  
 Fig. 5. Impedance contour of capacitor and inductor on the Smith chart.

는 그림 5와 같이 언제나 주파수에 따라 스미스차트 상에서 시계방향으로 이동하게 된다. 스미스차트는 시계방향으로 진행할수록 리액턴스가 커지기 때문에, 포스터의 임피던스 정리를 따르는 모든 회로는 주파수가 증가함에 따라 시계방향으로 이동하는 것이다. 설계한 회로가 반시계방향으로 움직이는 궤적을 그린다는 것은 비 포스터 회로의 특성을 보인다는 것이며, 이는 부성 임피던스가 성공적으로 합성되었다는 것을 의미한다. 이를 통해 목표 주파수 대역에서도 부성 임피던스 변환기가 비 포스터 회로로 동작하도록 제작할 수 있다는 것을 검증할 수 있었다.

### 2.3 집적회로 OCS NIC의 설계

목표 대역인 700 MHz에서 960 MHz 대역에 적합한 목표 임피던스를 먼저 정하고, 그 임피던스를 상쇄시킬 수 있는 NIC 회로를 설계하였다. 목표 임피던스는 1.5 pF와 22 nH의 직렬연결로, 목표 대역 안에서 공진을 일으키며, 매우 큰 임피던스 변화를 보인다. 이 임피던스 변화를 상쇄시키기 위한 NIC 회로를 집적회로로 설계하였다.

본 논문에서 사용한 공정은 IDEC에서 MPW로 제공되는 상용 0.18  $\mu\text{m}$  SiGe BiCMOS 공정을 사용하였다. 본 공정에서 제공되는 HBT의 높은 주파수 특성을 통해 1




그림 6. 설계된 집적회로 NIC의 회로도  
 Fig. 6. Schematic of the proposed NIC.

GHz에 이르는 넓은 주파수 대역에서 안정적이고 예측 가능한 NIC 동작을 얻고자 하였다. 공정에서 제공되는 nMOS와 pMOS는 회로의 바이어스를 위해 사용되었다. 또, 기준 임피던스는 모두 집적회로 안에 on-chip으로 설계하여 하나의 IC로 NIC 회로를 구현하였다. 전체적인 회로도도 그림 6에 나타내었다.

NIC 회로의 핵심 소자인 교차 결합쌍 트랜지스터는 한 개의 이미터 핑거와 두 개의 베이스와 콜렉터 핑거를 갖고, 이미터 면적이  $0.5 \mu\text{m}^2$ 인 npn HBT 소자로 설계되었다. 앞선 절에서 NIC 동작을 FET 소자로 설명했으나, HBT와 같은 bipolar 소자도 FET 소자와 기본적인 동작이 거의 같으므로 게이트, 소스, 드레인을 각각 베이스, 이미터, 콜렉터로 바꾸어 설계하였다. 따라서 그림 6과 같이, 교차 결합쌍 트랜지스터는 각 트랜지스터의 베이스가 상대 트랜지스터의 콜렉터와 연결되고, 각각의 이미터를 양쪽 포트에 하는 직렬연결 구조가 된다. 사용된 HBT 소자는 최대한 높은 주파수까지 동작하며 충분히 큰 이득을 얻을 수 있도록 155 GHz의  $f_T$ 를 갖는 소자를 사용하였다. 또한, 소자의 기생성분으로 인한 주파수 특성 저하 및 회로 동작이 예측과 달라지는 점을 최소화하기 위해 이미터의 길이, 너비 및 베이스와 콜렉터 핑거의 개수를 최적화하여 레이아웃을 진행하였다.

NIC 회로의 임피던스 값을 결정해 주는 기준 임피던스는 공정에서 제공하는 spiral 인덕터와 MIM 커패시터, thin film 저항을 이용해 설계하였다. 목표 임피던스가 1.5 pF과 22 nH의 직렬연결이기 때문에, 이를 상쇄할 기준 임피던스도 비슷한 크기의 커패시턴스와 인덕턴스 값을 가져야 한다. 인덕턴스 값이 on-chip으로 구현하기에 상당히 큰 값으로, spiral 인덕터의 직렬 저항 성분이 27 Ω 정도 되어 매우 낮은 Q 인자를 갖게 되었다. 기준 임피던스 부분에 저항 성분이 생기면 NIC가 이를 부정 저항으로 부호를 바꿔 안정도에 문제가 생길 수 있으나, 다음에 설명할 바이어스 회로를 통해 NIC의 저항 성분을 튜닝할 수 있어 회로 동작에는 큰 문제가 되지 않았다.

NIC 회로의 핵심 부분은 교차 결합쌍 트랜지스터와 기준 임피던스로 이루어져 있지만, 트랜지스터를 동작시키기 위한 바이어스 회로가 필수적이다. 특히 높은 주파수 또는 넓은 주파수 범위에서 동작시킬 때에는 바이어스 회로에 의한 특성 변화가 일어나게 된다. 본 논문에서 설계한 NIC 회로는 바이어스 회로를 소형화하고, 튜닝이 가능하게 만들기 위해 공정에서 제공하는 nMOS와 pMOS 소자를 사용하여 능동 바이어스 회로를 구성하였다. pMOS는 회로에서 기준 임피던스 방향이고, nMOS는 외부 포트가 연결되는 방향이다. 따라서 pMOS의 on-저항은 기준 임피던스와 병렬로 연결되어 부정 저항 성분에 기여하고, nMOS의 on-저항은 외부에서 바라본 등가 임피던스에 저항 성분을 추가시켜주는 역할을 한다. NIC 회로는 양성 피드백을 이용하는 것으로 회로 동작이 매우 민감하기 때문에, 바이어스 CMOS 소자의 크기를 잘 조절하여 게이트 바이어스를 이용한 저항 값의 튜닝이 적절한 범위 내에서 이루어지도록 해야 한다.

이러한 설계 과정을 통해 전체 NIC 회로가 그림 7과 같은 시뮬레이션 결과를 얻도록 설계되었다. 회로 전체의 Vdd는 2.5V DC 전압을 인가하도록 설계되었다. NIC 회로는 약간의 양성, 부정 저항 성분을 갖도록 설계되었는데, 일반적으로 높은 주파수에서 목표 임피던스가 큰 손실을 갖는 것을 보상하도록 높은 주파수에서 2 Ω 정도의 부정 저항성분을 갖도록 설계하였다. 700~960 MHz 대역 안에서 비 포스터 공진을 하며, 저주파로부터 약 2.3 GHz 까지 비 포스터 특성을 나타내었다.




그림 7. 설계된 집적회로 NIC의 시뮬레이션 결과  
Fig. 7. Simulated result of the proposed NIC IC.

### III. 제작 및 측정

#### 3-1 NIC를 비롯한 비 포스터 회로의 측정 방법

NIC를 비롯한 비 포스터 회로는 부정 인덕턴스나 커패시턴스를 보이게 된다. 이러한 경우에 부정 저항으로 인한 발진이 일어나지 않더라도, 측정 방법에 따라서 발진이 일어날 수 있다. 이 현상을 설명하기 위해 그림 8에 간단하게  $-C_n$ 의 값을 갖는 부정 임피던스를 1-포트로 측정 장비를 통해 측정하는 상황을 가정해 보았다.

그림 8(a)와 같이 측정 세트 업을 구성했을 때, 회로 전체의 루프 임피던스는 포트 임피던스  $R_s$ 와 부정 임피던스  $-C_n$ 의 직렬연결로 나타낼 수 있다. 이 루프 임피던스의 시정수를 계산해 보면  $-R_s \cdot C_n$ 으로 음의 시정수를 나타내게 된다. 이를 통해 발진이 발생하게 되는 것이다. 따라서 부정 임피던스를 포함하는 비 포스터 회로의 측정에




그림 8. 부정 커패시터의 측정 방법  
Fig. 8. Measurement method of negative capacitor.

있어서는 그림 8 (b)와 같이 부정 임피던스 성분을 억누를 수 있는 “스왑핑(swamping)” 임피던스를 추가로 달아 주어야 한다. 그림 8 (b)의 회로는 루프 임피던스를 아래와 같이 표현할 수 있다.


$$Z_{loop} = Rs + \frac{1}{sCs} - \frac{1}{sCn} \tag{1}$$

식 (1)에 따르면 스왑핑 임피던스의 값  $C_s$ 에 따라 발진 및 안정 조건이 정해진다. 그림 8(b)의 경우에는  $C_n$ 의 절댓값이  $C_s$ 보다 작을 때 시정수가 양수로 결정되어 회로가 안정화된다. 일반적으로, 부정 커패시턴스는 더 작은 값의 양성 커패시턴스를 직렬로 연결하거나, 더 큰 값의 양성 커패시턴스를 병렬로 연결하면 안정 조건을 만족시킨다. 마찬가지로 부정 인덕턴스는 더 큰 값의 양성 인덕턴스를 직렬로 연결하거나, 더 작은 값의 양성 인덕턴스를 병렬로 연결하면 부정 인덕턴스 성분이 충분히 억눌려 안정화된다. 이러한 스왑핑 임피던스의 크기와 연결 방법은 NIC 회로가 나타내는 비 포스터 성분을 고려하여 안정적으로 측정할 수 있도록 정해야 한다.

이러한 스왑핑 임피던스를 연결해 측정할 경우에 NIC 회로 자체의 임피던스를 바로 측정할 수 없는 단점이 있다. NIC 회로 만의 특성을 파악하기 위해서는 스왑핑 임피던스에 NIC를 연결한 측정 결과를 스왑핑 임피던스만의 측정 결과로 디임베딩(de-embedding)해야 확인할 수 있다. 본 논문에서는 스왑핑 임피던스 만의 측정과 NIC를 연결했을 때의 측정 결과를 비교한 뒤, 디임베딩 과정을 통해 NIC의 동작을 확인하였다.

### 3-2 하이브리드 SCS NIC 측정 결과

제작한 하이브리드 NIC 회로의 측정을 위해 스왑핑 임피던스를 사용해 측정하였다. 벡터 네트워크 분석기를 2 GHz 대역까지 사용해 먼저 스왑핑 임피던스의 S-파라미터를 측정한 뒤, NIC를 연결한 전체 회로의 S-파라미터를 측정하였다. 하이브리드 NIC는 SCS 유형의 회로로, 회로의 안정도를 위해 스왑핑 임피던스를 병렬로 연결하여 측정하였다. 그림 9 (a)의 점선은 스왑핑 임피던스의 S-파라미터 측정 결과이며, 실선은 스왑핑 임피던스에 NIC를 병렬로 연결한 S-파라미터 측정 결과이다.



(a) 점선: 스왑핑 임피던스, 실선: 스왑핑 임피던스 + NIC  
 (b) 디임베딩한 NIC  
 (a) Dot: Swamping impedance, Solid: Swamping impedance + NIC  
 (b) NIC, de-embedded

그림 9. 제작된 하이브리드 NIC의 측정 결과  
 Fig. 9. Measurement result of fabricated hybrid NIC.

표지가 있는 부분이 700~860 MHz 대역으로, 이 대역에서 넓게 분포하던 임피던스가 NIC의 동작으로 인해 좁은 영역에 한정된 것을 확인할 수 있다.

실제 회로의 제작 및 측정 과정에 있어 상당히 많은 튜닝 과정을 거치게 되었다. 바이어스 회로에서부터 실제 사용한 기준 임피던스 소자의 값 등 다양한 방법으로 튜닝을 진행하였다. 설계 및 시뮬레이션을 수행했던 그대로 회로를 설계하게 되었을 때, 예상하지 못했던 발진이 여러 주파수에서 발생하였다. 하이브리드 방식의 설계에 있어서는 다소 높은 주파수 대역의 회로로, 설계할 때 고려하지 않았던 PCB 배치에서의 위상 변화, 소자 모델에서와 다른 실제 기생 성분 등이 양성 피드백 부분에서 안정도에 크게 영향을 주었다. 따라서 여러 부분에 추가로 저항 및 골드 와이어 인덕터 등을 추가하여 저항을 억제하는 과정을 거쳤다.

그림 9(b)는 앞의 두 측정 결과를 바탕으로 NIC 만의 특성을 디임베딩하여 나타낸 것이다. 앞서 언급한 PCB 라인 및 소자의 기생성분으로 인한 튜닝의 결과로 그림 4의 시뮬레이션 결과와는 상당히 다른 값을 갖게 되었다. 다만 하이브리드 방식의 설계에서 검증하려 했던 것은 1 GHz 근처의 높은 주파수에서 비 포스터 특성을 보일 수 있는지의 여부로, 500 MHz~1.1 GHz의 대역까지 스미스 차트 상에서 반시계 방향으로 진행하는 것을 확인할 수





그림 10. 제작된 NIC 회로들의 사진  
Fig. 10. Photograph of fabricated NIC circuits.

있었으며, 이를 통해 제작된 회로가 비 포스터 특성을 보여줌을 확인할 수 있었다. 이 결과를 토대로 집적회로 NIC의 설계 및 제작이 가능하다고 판단하였다.

### 3-3 집적회로 OCS NIC의 측정 결과

그림 10 (b)는 제작된 칩의 사진이다. 제작된 NIC 회로의 면적은  $615 \mu\text{m} \times 762 \mu\text{m}$ 으로 제작되었으며, 패드를 제외할 시 대부분의 면적을 인덕터가 차지하고 있다. 음의 시정수 생성으로 인한 발진 문제로 인해 일반적인 MMIC의 측정처럼 on-wafer probing을 통해 측정할 수 없기 때문에, 필수적으로 스왈핑 임피던스를 포함하는 모듈을 만들어 측정해야 했다. 제작한 모듈의 사진은 그림 10 (c)와 같다. 모듈 사진에서 확인할 수 있듯이, 스왈핑 임피던스는 인덕터와 커패시터의 직렬연결을 통해 구성하였다.

벡터 네트워크 분석기를 3 GHz 대역까지 사용해 먼저 스왈핑 임피던스의 S-파라미터를 측정한 뒤, NIC를 연결한 전체 회로의 S-파라미터를 측정하였다. 그림 11 (a)의 점선은 스왈핑 임피던스의 S-파라미터 측정 결과이고, 실선은 스왈핑 임피던스와 NIC의 직렬연결 회로 전체의 측정 결과이다. 각각의 표지는 700 MHz와 960 MHz를 의미하며, NIC를 연결하지 않았을 때 넓은 범위에 분포하던 임피던스가 좁은 영역으로 모인 것을 확인할 수 있었다. 이렇게 측정된 두 측정 결과를 토대로 디임베딩하여 NIC만의 임피던스를 그림 11 (b)에 나타내었다. 목표로 한 대역은 물론이고, 수 GHz에 이르는 넓은 대역에서 주파수에 따른 S-파라미터의 진행 방향이 반시계방향으로, 비포스터 특성을 나타내고 있었다. 설계한 값과 정확히 일치하지 않으며, 저항 성분이 다소 주파수에 따라 흔들리



(a) 점선: 스왈핑 임피던스, 실선: 스왈핑 임피던스 + NIC  
(b) 디임베딩한 NIC  
(a) Dot: Swamping impedance, Solid: Swamping impedance + NIC  
(b) NIC, de-embedded

그림 11. 제작된 집적회로 NIC의 측정 결과  
Fig. 11. Measurement result of fabricated NIC IC.




그림 12. 스왈핑 임피던스의 리액턴스 값(점선)과 NIC를 적용했을 때의 리액턴스 값(실선)의 비교  
Fig. 12. Comparison between the reactance of swamping impedance(dot) and the reactance using fabricated NIC IC(solid).

는 경향을 얻었는데, 이것은 칩 내부에서의 기생성분, 바이어스 회로 등의 영향 및 디임베딩 과정에서 생긴 오차로 보인다.

측정을 통해 얼마만큼의 리액턴스가 상쇄되었는가를 정량적으로 살펴보기 위해 스왈핑 임피던스와 NIC를 적용한 것 두 가지의 리액턴스 변화량을 비교해 보았다. 500 MHz에서 1 GHz를 기준으로 보았을 때, NIC를 적용하기 전에는  $-130 \sim 10 \Omega$ 에 이르던 리액턴스가 NIC 적용 후에는  $-130 \sim -60 \Omega$ 으로 훨씬 적은 범위 안에 모이게

되었다.

결론적으로, 하이브리드 방식의 NIC와 함께 집적회로 형태의 NIC 회로를 설계 및 제작하였고, 수백 MHz 에서 수 GHz 에 이르는 넓은 영역에서 부정 임피던스를 갖는 비 포스터 회로의 구현이 가능함을 확인할 수 있었다.

#### IV. 결 론

본 논문에서는 하이브리드 방식과 집적회로의 두 가지 방식을 사용하여 부정 임피던스 변환기를 설계 및 구현 하였다. 상용 0.18  $\mu\text{m}$  SiGe BiCMOS 공정을 사용하여 제작된 Linvill의 트랜지스터 부정 임피던스 변환기 집적회로는 수 GHz에 이르는 비교적 높은 대역에서 비 포스터 회로의 특성을 나타내며 동작하였다. 회로의 제작 및 측정에 있어서, 부정 임피던스의 올바른 측정을 위해 스왑핑 임피던스를 연결하여 측정하고, 디임베딩하여 회로의 특성을 얻어내는 방법을 사용하였다. 현재 국내에서 시도된 부정 임피던스 변환기를 사용한 비 포스터 회로의 구현으로는 가장 높은 대역에서 시도되었고, 성공적으로 검증되었다.

본 논문에서 채택한 주파수 대역에서는 현재 스위치를 사용한 수동 정합기법을 사용하여 넓은 주파수를 다루고 있다. 현재의 상황으로는 부정 임피던스 변환기 회로를 이용한 정합 기법은 기존 방법보다 큰 장점을 갖지 못하는데, 송신부에 쓰일 경우에는 효율, 수신부에 쓰일 때는 잡음 문제로 인해서 실제 응용이 제한되고 있다. 또한, 양성 피드백을 응용한 회로이기 때문에 안정도가 낮으며, 공정에서의 variation에 의해 회로의 동작이 달라진다.

이러한 단점에도 불구하고 비 포스터 정합법은 multi-mode, multi-band 응용을 위한 큰 잠재력을 지니고 있다. 향후 전개될 5G 이동통신 등 현재보다 훨씬 다양한 band 와 다양한 mode를 사용하게 될 경우, 수동 임피던스 정합 방법으로는 물리적인 크기나 전기적 성능이 크게 제한될 수 있다. 반면에 비 포스터 정합 방법으로 대역을 넓히는

방법은 본 논문에서 보인 바와 같이, 하나의 집적회로로 구현하여 size와 가격 면에서 우위를 점할 수 있다. 본 연구를 바탕으로 기존의 응용 방법 외에 더 높은 주파수 대역이나 다른 분야에서의 응용을 위해서 계속 연구를 진행한다면, 향후 이러한 비 포스터 회로를 사용한 광대역 정합 회로 및 다양한 MMIC 능동 회로에 활용하는 등 다양한 RF 시스템에서의 응용이 기대된다.

#### References

- [1] R. M. Foster, "A reactance theorem", *Bell Syst. Tech. J.*, vol. 3, no. 2, pp. 259-267, Apr. 1924.
- [2] J. L. Merrill, "Theory of the negative impedance converter", *Bell Syst. Tech. J.*, vol. 30, no. 1, pp. 88-109, Jan. 1951.
- [3] G. Crisson, "Negative impedances and the twin 21-type repeater", *Bell Syst. Tech. J.*, vol. 10, no. 3, pp. 485-513, Jul. 1931.
- [4] J. L. Merrill, "Theory of E-type repeaters", *Trans. Amer. Inst. Elect. Electron. Eng.*, vol. 73, no. 2, pp. 443-447, Nov. 1954.
- [5] J. G. Linvill, "Transistor negative impedance converters", *Proc. IRE*, vol. 41, pp. 725-729, Jun. 1953.
- [6] 김운하, 박성환, 박홍중, 권영우, 김정현, "W-CDMA 단말기용 고효율 다중 모드 Balanced 전력증폭기", *한국전자과학회논문지*, 23(5), pp. 606-612, 2012년 5월.
- [7] S. E. Sussman-Fort, R. M. Rudish, "Non-Foster impedance matching of electrically-small antennas", *IEEE Trans. Antennas Propag.*, vol. 57, no. 8, pp. 2230-2241, Aug. 2009.
- [8] C. R. White, J. W. May, and J. S. Colburn, "A variable negative-inductance integrated circuit at UHF frequencies", *IEEE Microw. Wireless Compon. Lett.*, vol. 22, no. 1, pp. 35-37, Jan. 2012.



박 홍 중



2012년 2월: 서울대학교 전기정보공학부 (공학사)  
2012년 3월~현재: 서울대학교 전기정보공학부 석박사통합과정  
[주 관심분야] RF Active Circuit Design

박 성 환



2012년 2월: 서울시립대학교 전자전기컴퓨터공학부 (공학사)  
2012년 3월~현재: 서울대학교 전기정보공학부 석박사통합과정  
[주 관심분야] CMOS RF Power Amplifier Design

이 상 호



2011년 2월: 서울대학교 전기공학부 (공학사)  
2011년 3월~현재: 서울대학교 전기정보공학부 석박사통합과정  
[주 관심분야] MMIC Design, mm-Wave Circuit and Systems

권 영 우



1988년 2월: 서울대학교 전자공학과 (공학사)  
1990년 2월: 미국 University of Michigan 전자공학과 (공학석사)  
1994년 2월: 미국 University of Michigan 전자공학과 (공학박사)  
1994년~1996년: Rockwell International Science Center, MTS  
1996년~현재: 서울대학교 전기정보공학부 교수  
1999년~2008년: 3차원 밀리미터파 창의연구단 단장  
2008년~2013년: 마이크로파-바이오 집적시스템 연구단 (도약연구지원사업) 연구단장  
2013년~현재: 마이크로파-바이오 집적시스템연구단 (도약연구도전 후속연구 지원) 연구단장  
[주 관심분야] MMIC Design, mm-Wave Circuit and Systems, Active Device Modeling, RF MEMS, Microwave Cancer Detection