• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.166-172
• /
• 2001

본 논문에서는 INMARSAT-B형 위성통신용 광대역 수신단을 저잡음증폭기와 고이득증폭기로 구성하였다. 저잡음증폭기의 입력단 정합회로는 저항 결합회로의 형태로 설계하였으며, 전원회로는 저잡음 특성이 우수한 자기 바이어스 회로를 사용하였다. 수신단 이득을 향상시키기 위해서 고이득증폭기는 양단 정합된 단일 증폭기 형태로 제작하였으며, 바이어스 안정화 저항을 사용하여 회로의 전압강하 및 전력손실을 가능한 줄이고 온도 안정성을 고려하여 능동 바이어스 회로를 사용하였으며, 스퓨리어스를 감쇠시키기 위해서 저잡음증폭기와 고이득증폭기사이에 대역통과 필터를 사용하였다. 1525~1575 MHz 대역에서 60 dB 이상의 이득, 1.8:1 이하의 입.출력 정재파비를 나타내었으며, 특히 1537.5 MHz에서 입력신호의 크기가 -126.7 dBm일 때1.02 kHz 떨어진 점에서의 C/N비가 45.23 dB/hz의 측정결과를 나타냄으로써 설계시 목표로 했던 사양을 모두 만족시켰다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.61-62
• /
• 2018

본 논문은 동작하는 3.5 GHz 대역(WiMAX)의 광대역 양면 다이폴 안테나에 대해 연구하였다. 다이폴은 유전체 기판의 양면에 인쇄함으로써 쉽게 구현될 수 있고 능동회로와의 접속에 적합하다. 광대역 특성을 얻기 위해 다이폴 안테나의 모양은 두꺼운 직사각형 모양으로 하였다. $50{\Omega}$ 마이크로스트립 급전 선로에 정합 되도록 배열 급전회로와 밸런을 설계하였다. 시뮬레이션을 통해 3.4~3.7 GHz 대역의 안테나를 설계하고 반사손실, 이득, 방사패턴 등의 안테나 특성을 확인하였다. 시뮬레이션 결과 3.5GHz 대역의 최대이득은 5.5 dBi이고 VSWR이 2 미만인 대역폭은 약 1GHz이다.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.48-55
• /
• 1999

본 논문에서는 CMOS CCD 카메라 인터페이스 응용을 위한 자동 이득 제어(Automatic Gain Control: AGC)회로를 제안한다. 제안하는 자동 이득 제어 회로는 디지털 신호에 의해 직접 제어되므로 기존의 회로와 달리 별도의 D/A 변환기가 필요 없으며, 신호의 정착 특성은 이득 제어 신호의 변화에 거의 독립적이다. 또한 큰 캐패시턴스를 얻기 위해 적용된 캐패시터 조합 기법은 수위치드 캐패시터 기법을 사용한 자동 이득 제어 회로의 대역폭을 크게 향상시킨다. 캐패시터의 구현시 발생하는 부정합 오차 (mismatch error)는 제안하는 레이아웃 기법에 의해 0.1% 이내로 제한된다. 자동 이득 제어 회로의 출력 신호는 동일 칩에 집적된 10비트 A/D 변환기로 전달된다. 제안하는 자동 이득 제어 회로를 실장한 CCD 카메라 인터페이스 전체 시스템 시제품 0.5 um n-well CMOS 공정으로 구현되어 32dB 이득 제어 영역과 1/8dB 이득 제어 단계를 가지며, 3V 전원 전압과 25MHz의 동작 속도에서 총 173mW의 전력을 소모한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.61-64
• /
• 2002

We have optimally designed and implemented by a monolithic microwave integrated circuit(MMIC) the low noise amplifier(LNA) of 5.8GHz band composed of receiver front-end(RFE) in a on-board equipment system for dedicated short range communication using a depletion-mode GaAs MESFET. The LNA is provided with two active devices, matching circuits, and two drain bias circuits. Operating at a single supply of 3V and a consumption current of 18㎃, The gain at center frequency 5.8GHz is 13.4dB, Noise figure(NF) is 1.94dB, Input 3rd order intercept point(lIPS) is 3dBm, and Input return loss(5$_{11}$) and Output return loss(S$_{22}$) is -l8dB and -13.3dB, respectively. The circuit size is 1.2$\times$O.7$\textrm{mm}^2$.EX>.>.

• 전자공학회논문지SC
• /
• 제49권2호
• /
• pp.26-37
• /
• 2012

본 연구에서는 준설토 탈수를 촉진시키기 위하여, 크기와 구동 주파수에 따라 임피던스 값이 크게 변화하는 PVDF film을 진동시키는 파워 드라이버를 개발하였다. PVDF film actuator를 구동하기 위한 파워 드라비버 IGBT를 이용하여 Full-Bridge 회로로 구현하였으며, R-L-PVDF Film으로 구성된 임피던스 정합 회로를 구현하여 PVDF Film에 최대한 많은 전력이 인가될 수 있도록 설계하였다. 개발한 파워 드라이버로 PVDF film actuator를 구동하여 준설토의 탈수 실험을 진행한 결과, 자연 탈수와 비교할 때 탈수 시작 후 30분 동안 약 3배 빠른 탈수 효과를 확인할 수 있었고, 개발한 PVDF film actuator 구동용 파워 드라이버를 이용하여 진동을 유발하는 준설토 탈수 장치에 적용할 수 있음을 확인하였다.

• 한국항행학회논문지
• /
• 제15권4호
• /
• pp.596-601
• /
• 2011

본 논문에서는 간단한 회로구조와 높은 효율을 갖는 스위칭 방식의 E급 주파수 체배기에 대한 연구를 수행하였다. 주파수 체배는 능동소자의 비선형성에 의해 발생하는데 본 논문에서는 FET 능동소자를 간단한 스위치 및 기생소자 성분 모델로 근사하여 특성을 해석하고자 하였다. FET를 입력에 의해 동작하는 스위치 및 기생소자로 모델링하고 E급 주파수 체배기의 정합소자 값을 유도하였다. ADS시뮬레이터를 이용하여 출력 전압과 전류 파형 및 효율을 시뮬레이션하고 기생성분에 따른 변화를 연구하였다. 기생 커패시턴스, 저항, 인덕턴스에 의한 영향을 시뮬레이션하였으며 입력주파수 2.9GHz, 바이어스전압 2V일 때, 출력주파수 5.8GHz에서 기생커패시턴스가 0pF에서 1pF으로 변화함에 따라 드레인효율은 98%에서 28%로 감소하여 기생커패시턴스 CP가 FET의 기생 성분 중 가장 큰 영향을 끼친 것을 확인했다.

• 한국전자파학회논문지
• /
• 제13권10호
• /
• pp.1005-1016
• /
• 2002

본 논문에서는 2 GHz 대역에서 하나의 입력과 다수의 출력을 가지는 [10]에서 제시 한 평면 Taper 혈의 전력 분배/결합기의 수정한 구조와 접지평면에 PBG(Photonic Band Cap) 구조를 적용한 형태의 전력 분배/결합 회로를 제안한다. 제안하는 구조의 전기적 특성을 걱정하는 파라메터들을 HFSS 시뮬레이션을 이용하여 분석하였다. 입력 정한 그리고 각 출력 판에서 출력 신호의 균형과 위상의 선형성을 위해 회로의 중앙에 하나의 원형 모양을 에칭 제거하였다. 또 본 논문에서 제안한 구조의 1:2와 1:3 전력 분배 / 결합기와 [10]의 구조와 5-Parameter를 비교ㆍ분석하였다. 결과적으로 본 연구에서 제시하는 수정된 형태를 적용할 경우 기존의 전력 분배/결합기의 반사손실 특성이 2 GHz에서 20 dB 이상 개선되었고. 이에 추가하여 PBG 구조를 적용하면 또 18 dB 이상 개선된 특성을 보였다. 대역폭 또한 증가되는 것을 확인하였다.

• 한국광학회지
• /
• 제16권3호
• /
• pp.196-200
• /
• 2005

[ $0.75delta\%$ ]의 평판광회로(PLC;Planar Lightwave Circuit)소자의 설계 및 제작기술을 가지고 저손실과 높은 누화율을 가진 파장 다중화 및 역다중화 소자를 개발하였다. C-band AWG(Arrayed Waveguide Grating)에서의 삽입손실은 2.503이하, 누화율은 35dB이상, 균일도는 1dB이하이며 L-band에서는 Vernier 디자인을 적용하여 ITU-T의 파장 정확도가 0.04nm이하가 되도록 제작하였다.

• 한국전자파학회논문지
• /
• 제27권12호
• /
• pp.1069-1074
• /
• 2016

본 논문에서는 TSMC 65 nm CMOS 공정를 이용하여 V-대역 이단 전력증폭기를 설계 및 제작하였다. 수동소자를 사용한 간단한 구조의 정합회로를 구성하였고, 입력과 출력 정합회로를 모두 집적하였다. Pre-distortion 기법을 통해 전력 이득을 보상해 줌으로써 전력증폭기의 선형성을 향상시켰다. 제작된 전력증폭기는 58.8 GHz의 동작 주파수와 1 V의 동작 전압에서 10.4 dB의 전력 이득, 9.7 dBm의 출력 전력 및 20.8 %의 효율 특성을 나타내었다.

• 한국전자파학회논문지
• /
• 제27권12호
• /
• pp.1053-1058
• /
• 2016

본 논문에서는 중파방송 송신소 내 중파송신 안테나와 동일 장소에 배치(Co-location)된 eLoran 송신 안테나의 모델을 제시하고, 이를 분석하였다. 먼저 eLoran 송신 안테나의 적합한 구조로 가장 일반적인 형태인 우산형 상부장하소자(TLE: Top-loading wire)가 연결된 모노폴 안테나를 적용하였다. 설계된 eLoran용 송신 안테나를 중파송신 안테나와 동일 장소 내 배치 유무에 따른 방사패턴과 반사손실을 비교하여 서로 일치함을 보였다. 또한, 동일 장소 배치에 따른 송신회로의 영향을 확인하기 위해 eLoran 및 중파송신 안테나 매칭회로를 모두 포함한 커플링을 분석하였다. 그 결과, eLoran 중심주파수인 100 kHz에서 -53.3 dB, 중파송신 안테나의 동작주파수인 1,053 kHz에서 -64.8 dB로 커플링에 의한 영향은 미미함을 확인하여 설계 타당성을 보였다.