• 제목/요약/키워드: Main Memory Buffer Scheme

검색결과 13건 처리시간 0.022초

모바일 애플리케이션의 특성을 이용한 하이브리드 메모리 기반 버퍼 캐시 정책 (Hybrid Main Memory based Buffer Cache Scheme by Using Characteristics of Mobile Applications)

  • 오찬수;강동현;이민호;엄영익
    • 정보과학회 논문지
    • /
    • 제42권11호
    • /
    • pp.1314-1321
    • /
    • 2015
  • 모바일 디바이스는 데스크톱이나 서버 등 일반 컴퓨터 시스템과 마찬가지로 주기억장치와 스토리지와의 성능 차이를 완화시키기 위해 버퍼 캐시를 사용한다. 그러나 DRAM 은 저장된 데이터를 유지하기 위해 주기적인 refresh 연산을 수행함으로써 제한된 크기의 배터리 소모를 가속화하는 문제점을 가지고 있다. 본 논문에서는 모바일 디바이스 환경에서 배터리의 수명을 연장하기 위해 DRAM과 비휘발성 메모리인 PCM으로 구성된 하이브리드 메인 메모리 구조기반의 버퍼캐시 정책을 소개한다. 또한, PCM의 성능 및 내구성 특성을 최적화시키기 위해 프로세스 상태 기반의 새로운 버퍼 캐시 정책을 제안한다. 제안 기법은 포그라운드 및 백그라운드 애플리케이션이 사용하는 페이지를 서로 다른 방법으로 배치함으로써 소량의 DRAM으로도 포그라운드 애플리케이션의 빠른 응답성을 보장한다. 실험 결과, 제안 기법은 포그라운드 애플리케이션의 총 수행시간을 평균 58% 감소시켰으며 전력 소비량도 평균 23% 감소시키는 것을 확인하였다.

하이브리드 메인 메모리와 스토리지의 특성을 고려한 버퍼 캐시 교체 정책 (A Buffer Cache Replacement Algorithm for Considering both Hybrid Main Memory and Storage)

  • 강동현;엄영익
    • 정보과학회 논문지
    • /
    • 제42권8호
    • /
    • pp.947-953
    • /
    • 2015
  • PRAM은 바이트 단위의 쓰기와 비휘발성의 특징을 모두 가지고 있으며, DRAM보다 높은 밀 집도가 기대되기 때문에 DRAM을 대체할 수 있을 것으로 예상된다. 이에, PRAM 기반의 버퍼 캐시 교체정책에 대한 연구가 활발하게 진행되고 있다. 그러나 대부분의 기존 연구는 PRAM의 수명 및 느린 쓰기 성능에만 집중함으로써 PRAM의 바이트 단위의 쓰기 성능을 제한적으로 이용한다. 이에, 본 논문에서는 PRAM의 바이트 단위의 쓰기 성능과 스토리지의 성능을 모두 고려한 새로운 버퍼 캐시 교체 정책을 제안 한다. 제안 기법은 바이트 단위의 쓰기 성능을 이용하기 위해 작은 크기의 쓰기 요청이 빈번한 페이지를 PRAM에 유지시키며 DRAM과 PRAM사이의 선택적 페이지 이동을 통해 PRAM의 쓰기 횟수를 감소시킨다. 실험 결과, 제안 기법은 CLOCK 알고리즘에 비해 최고 92%까지 PRAM의 쓰기 횟수를 감소시키고 PRAM 테스트 보드에서 최대 62%까지 수행시간을 향상시키는 것을 확인하였다.

플래시 메모리 기반의 가상 메모리 시스템을 위한 중복성을 고려한 GC 기법 (Duplication-Aware Garbage Collection for Flash Memory-Based Virtual Memory Systems)

  • 지승구;신동군
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제37권3호
    • /
    • pp.161-171
    • /
    • 2010
  • 임베디드 시스템이 모놀리식(monolithic) 커널을 사용하면서, NAND 플래시 메모리는 가상 메모리 시스템의 스왑(swap) 공간을 위해 사용되고 있다. 플래시 메모리는 저전력 소비, 충격 내구성, 비 휘발성의 장점을 가지지만, '쓰기 전 삭제'의 특징 때문에 가비지 컬렉션(GC) 작업이 필요하다. GC 기법의 효율성은 플래시 메모리 성능에 큰 영향을 미친다. 본 논문에서는 플래시 메모리를 기반으로 하는 가상 메모리 시스템에서 메인 메모리와 플래시 메모리 사이에 중복된 데이터를 활용한 새로운 GC 기법을 제안한다. 제안된 기법은 GC 부하를 최소화하기 위해 데이터의 지역성을 고려한다. 실험 결과는 제안된 GC 기법이 이전의 기법과 비교하여 평균적으로 37%의 성능을 향상시킴을 보여준다.

NAND 플래쉬메모리 기반 색인에 관한 연구 (A Survey of the Index Schemes based on Flash Memory)

  • 김동현;반재훈
    • 한국전자통신학회논문지
    • /
    • 제8권10호
    • /
    • pp.1529-1534
    • /
    • 2013
  • NAND 플래쉬메모리는 적은 크기로 대용량의 데이터를 저장할 수 있고 전력소모량이 적기 때문에 스마트 폰, 센서노드 등의 다양한 휴대용기기에서 사용되어 진다. 플래쉬메모리에 저장된 대용량의 데이터를 효율적으로 처리하기 위하여 색인을 사용해야 한다. 그러나 쓰기 연산의 속도가 읽기 연산보다 매우 느리고 덮어쓰기를 지원하지 않기 때문에 기존의 색인을 사용하면 성능이 저하되는 문제가 발생한다. 이 논문에서는 플래쉬메모리의 특성을 이용하여 색인을 설계한 기존의 논문들을 살펴본다. 그리고 플래쉬메모리에서 색인을 설계할 때 고려해야할 성능요소를 제시한다.

DRAM/MRAM 하이브리드 메인 메모리와 플래시메모리 저장 장치를 고려한 버퍼 캐시 기법 (A Buffer Cache Scheme Considering both DRAM/MRAM Hybrid Main Memory and Flash Memory Storages)

  • 양수현;류연승
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2013년도 춘계학술발표대회
    • /
    • pp.93-96
    • /
    • 2013
  • 모바일 환경에서 전력 손실이 중요한 문제 중 하나가 됨에 따라, MRAM과 플래시메모리와 같은 비 휘발성 메모리가 차세대 모바일 컴퓨터에 널리 사용될 것이다. 본 논문에서는 DRAM/MRAM 하이브리드 메인 메모리의 제한적인 쓰기 연산 성능을 고려한 효율적인 버퍼 캐시 기법을 연구했다. 제안한 기법은 MRAM 의 제한적인 쓰기 연산 성능을 고려하고 플래시 메모리 저장 장치의 삭제 연산 횟수를 최소화한다.

버퍼와 디스크 캐시 사이의 중복 캐싱을 제한하는 효율적인 알고리즘 (An Efficient Algorithm for Restriction on Duplication Caching between Buffer and Disk Caches)

  • 정수목
    • Journal of the Korean Society for Industrial and Applied Mathematics
    • /
    • 제10권1호
    • /
    • pp.95-105
    • /
    • 2006
  • 기계적인 동작에 기반을 둔 디스크의 동작 특성 때문에 디스크의 속도는 처리기에 비하여 매우 느리다. 반도체기술의 발전으로 처리기의 속도 향상이 비약적으로 이루어지는 반면 디스크의 속도향상은 기계적인 동작특성 때문에 속도향상이 매우 제한적으로 이루어지고 있다. 따라서 컴퓨터시스템 전체의 성능향상을 이루이기 위하여 병목현상을 일으키는 디스크 입출력시스템의 성능을 개선할 수 있는 연구가 필수적이다. 처리기와 I/O subsystem의 속도차이를 해결하기 위한 하나의 기법으로 버퍼 캐시와 디스크 캐시를 두는 기법들이 사용되고 있다. 본 논문에서는 버퍼캐시와 디스크 캐시사이에 디스크 블록 중복을 제한하고, 재 참조 될 가능성이 높은 디스크 블록을 오랫동안 캐시에 유지하게 함으로 캐시 hit ratio를 높여 디스크 접근을 줄이고 신속하게 처리기에 디스크 블록을 서비스하여 시스템의 성능을 개선하는 효율적인 버퍼 캐시 및 디스크 캐시 관리기법을 제안하였고 시뮬레이션을 통하여 제안된 기법의 성능을 평가하였다.

  • PDF

멀티미디어 데이터 스트림을 위한 파일 시스템의 설계 및 구현 (A New File System for Multimedia Data Stream)

  • 이민석;송진석
    • 대한임베디드공학회논문지
    • /
    • 제1권2호
    • /
    • pp.90-103
    • /
    • 2006
  • There are many file systems in various operating systems. Those are usually designed for server environments, where the common cases are usually 'multiple active users', 'great many small files' And they assume a big main memory to be used as buffer cache. So the existing file systems are not suitable for resource hungry embedded systems that process multimedia data streams. In this study, we designed and implemented a new file system which efficiently stores and retrieves multimedia data steams. The proposed file system has a very simple disk layout, which guarantees a quick disk initialization and file system recovery. And we introduced a new indexing-scheme, called the time-based indexing scheme, with the file system. With the indexing scheme, the file system maintains the relation between time and the location for all the multimedia streams. The scheme is useful in searching and playing the compressed multimedia streams by locating exact frame position with given time, resulting in reduction of CPU processing and power consumption. The proposed file system and its APIs utilizing the time-based indexing schemes were implemented firstly on a Linux environment, though it is operating system independent. In the performance evaluation on a real DVR system, which measured the execution time of multi-threaded reading and writing, we found the proposed file system is maximum 38.7% faster than EXT2 file system.

  • PDF

MEDICI 시뮬레이터를 이용한 DRAM의 Refresh 시간 개선에 관한 연구 (A Study on Refresh Time Improvement of DRAM using the MEDICI Simulator)

  • 이용희;이천희
    • 한국시뮬레이션학회논문지
    • /
    • 제9권4호
    • /
    • pp.51-58
    • /
    • 2000
  • The control of the data retention time is a main issue for realizing future high density dynamic random access memory. The novel junction process scheme in sub-micron DRAM cell with STI(Shallow Trench Isolation) has been investigated to improve the tail component in the retention time distribution which is of great importance in DRAM characteristics. In this' paper, we propose the new implantation scheme by gate-related ion beam shadowing effect and buffer-enhanced ${\Delta}Rp$ (projected standard deviation) increase using buffered N-implantation with tilt and 4X(4 times)-rotation that is designed on the basis of the local-field-enhancement model of the tail component. We report an excellent tail improvement of the retention time distribution attributed to the reduction of electric field across the cell junction due to the redistribution of N-concentration which is Intentionally caused by ion Beam Shadowing and Buffering Effect using tilt implantation with 4X-rotation. And also, we suggest the least requirements for adoption of this new implantation scheme and the method to optimize the key parameters such as tilt angle, rotation number, Rp compensation and Nd/Na ratio. We used MEDICI Simulator to confirm the junction device characteristics. And measured the refresh time using the ADVAN Probe tester.

  • PDF

이동체 데이타베이스를 위한 통합 색인의 설계 및 구현 (Design and Implementation of Unified Index for Moving Objects Databases)

  • 박재관;안경환;정지원;홍봉희
    • 한국정보과학회논문지:데이타베이스
    • /
    • 제33권3호
    • /
    • pp.271-281
    • /
    • 2006
  • 최근 PDA, 휴대폰, 노트북, GPS, RFID와 같은 모바일 장치의 발달과 범용적인 사용으로 위치 기반 서비스(LBS: Location Based Service)에 대한 요구가 점점 증대되고 있다. 위치 기반 서비스의 핵심 기술로는 이동체의 위치를 저장 및 관리하기 위한 이동체 데이타베이스를 들 수 있다. 이러한 데이타베이스는 이동체 정보를 빠르게 검색하기 위해 색인을 필요로 하며, 이 색인은 다수의 이동체에 의해 갱신되는 업데이트를 관리하고 실시간으로 위치를 추적할 수 있어야 한다. 따라서 이동체 데이터베이스를 위한 색인은 실시간 처리를 위해서 메인 메모리에서 동작하는 색인의 구조를 가져야 하며, 다수 이동체의 위치 정보를 관리하기 위해 색인의 일부분을 메모리에서 디스크로 이동하거나 디스크에서 메모리로 로딩하는 기법을 지원해야 한다. 이 논문에서는 이러한 색인의 요구 조건을 충족시키기 위해서 메인 메모리와 디스크를 연동하는 통합색인 기법과 메모리 공간 부족 시에 색인의 일부를 디스크로 이동시키는 이주 정책들을 제시하였다 이주 정책은 디스크 I/O를 줄이기 위해 노드 단위가 아닌 서브트리 단위로 이동하도록 함으로써, 벌크 연산 및 동적 클러스터링의 효과를 얻게 된다. 통합 색인은 이주 정책에 따라 다른 형태로 구성될 수 있으며, 본 논문에서는 Oldest Node 정책과 LRU Buffer 정책을 적용하였다. 또한 통합 색인을 구현하고, 각 이주 정책 별로 실험 평가를 수행하여 성능을 측정하였다

DRAM의 Refresh 시간 개선을 위한 불순물 농도 최적화에 관한 연구 (The Study on Impurity Concentration Optimizing for the Refresh Time Improvement of DRAM)

  • Lee Yong-Hui;Woo Kyong-Hwan;Yi Cheon Hee
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
    • /
    • pp.325-328
    • /
    • 2000
  • The control of the data retention time is a main issue for realizing future high density dynamic random access memory. In this paper, we propose the new implantation scheme by gate-related ion beam shadowing effect and buffer-enhanced $\Delta$ Rp increase using buffered N- implantation with tilt and 4X-rotation that is designed on the basis of the local-field-enhancement model of the tail component. We report an excellent tail improvement of the retention time distribution attributed to the reduction of electric field across the cell junction due to the redistribution of N- concentration which is intentionally caused by Ion Beam Shadowing and Buffering Effect using tilt implantation with 4X-rotation.

  • PDF