• 한국산학기술학회논문지
• /
• 제13권12호
• /
• pp.6046-6051
• /
• 2012

본 논문에서는 암호화 통신응용을 위한, 트랜스콘덕터에 기반한 비선형 저항으로 이루어진 카오스 추아회로를 구현하였다. 제안하는 회로는 인덕터와 커패시터의 수동소자와, MOS 트랜지스터 기반 가변저항 및 트랜스콘덕터 기반 추아 다이오드로 이루어진다. 제안하는 회로는 SPICE 모의실험결과, 시간파형, 위상특성 및 주파수 해석 등을 통하여 다양한 카오스 다이나믹스를 보여주었다.

• 한국산학기술학회논문지
• /
• 제16권2호
• /
• pp.1348-1354
• /
• 2015

논문에서는 공학적 응용을 위한 로렌츠 카오스 회로를 연산증폭기, 곱셈기 및 MOS 가변저항 등을 이용하여 전자회로로 구현하였다. PSPICE 모의실험을 통하여, MOS 저항의 전압 변화에 따라, 로렌츠 회로가 주기상태, 카오스 상태로 변하는 것을 시간파형, 주파수 특성 및 위상특성 등을 통하여 보였다. 제안하는 회로를, 하드웨어로 구현하여 MOS 저항의 전압변화에 따라 로렌츠 회로의 카오스 다이내믹스가 제어됨을 확인하였다.

• 한국통신학회논문지
• /
• 제19권1호
• /
• pp.83-90
• /
• 1994

본 논문에서는 옵셋 전압을 이용하여 선형범위를 증가시킨 MOS트랜스컨덕터로 자이레이터를 구성하고, VLSI에 적합하도록 수동회로망을 구성하는 부유인덕터, 부유저항, 접지저항을 자이레이터로 모의하였다.EH한 설계 예로써 자이레이터를 이용하여 바터워스 필터를 설계하였으며, 트랜스컨덕터의 출력저항의 바이상성에 기인된 주파수천이의 특성을 보이며 필터를 구현하였다.

• 한국통신학회논문지
• /
• 제7권1호
• /
• pp.10-17
• /
• 1982

최근 switched capacitors 및 고정 capacitors와 능동소자를 利用한 analong 여파기 실현에 큰 관심을 갖게 되었다. Switched capacitor는 저항에 비해 온도특성 및 선형특성이 양호할 뿐 아니라 Si chip 면적이 훨씬 적게 소요되고 MOS기술에 의해 완전 IC화가 가능하다. 본 논문에서는 저항과 switched capacitor를 사용해 Gyrator 여파기내의 모든 저항을 switched capacitor로 대친시킬 SC-Gyrator 여파기를 실현했다. 실험결과 Gyrator여파기와 SC-Gyrator 여파기의 특성이 만족할 만큼 일치함을 확인했다.

• 한국전기전자재료학회논문지
• /
• 제30권7호
• /
• pp.437-440
• /
• 2017

We report on amorphous thin-film transistors (TFTs) with indium zinc oxide (IZO) channel layers that were fabricated via a solution process. We prepared the IZO semiconductor solution with 0.1 M indium nitrate hydrate and 0.1 M zinc acetate dehydrate as precursor solutions. The solution- processed IZO TFTs showed good performance: a field-effect mobility of $7.29cm^2/Vs$, a threshold voltage of 4.66 V, a subthreshold slope of 0.48 V/dec, and a current on-to-off ratio of $1.62{\times}10^5$. To investigate the static response of our solution-processed IZO TFTs, simple resistor load-type inverters were fabricated by connecting a $2-M{\Omega}$ resistor. Our IZOTFTbased N-MOS inverter performed well at operating voltage, and therefore, isa good candidate for advanced logic circuits and display backplane.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.54-61
• /
• 1999

SPICE MOS 모델을 외부 다이오드를 추가하는 방식을 사용하여, 기판 분포저항을 고려한 MOS 트랜지스터의 매크로 모델 형태를 제안하였다. 본 매크로 모델을 사용하여 W=200㎛, L=0.8㎛의 NMOS 트랜지스터를 기준으로 시행한 s-파라미터의 시뮬레이션치를 s-파라미터 측정치에 fitting 하는 과정을 통해 RF 영역에 적용 가능한 모델 세트를 확보하고 RF 영역에서의 기판 저항의 분포 효과를 분석하였다. s-파라미터로부터 환산된 AC 저항 및 커패시턴스와 같은 물리적 파리미터의 시뮬레이션치를 측정치와 비교함으로써 시뮬레이션된 s-파라미터의 신빙성을 확인하였다. 10GHz 이하의 주파수 영역에 대해서는 접합 다이오드가 포함되어 있는 기존 SPICE의 MOS 모델을 그대로 사용하고 게이트 노드와 기판 노드에 적절한 lumped 저항 한 개씩을 추가하는 간단한 형태의 매크로 모델을 사용하는 것이 적절하다고 판단된다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.759-762
• /
• 2002

In this paper, a voltage-controlled linear variable resistor (VCLVR) using a floating-gate MOS-FET (FG-MOSFET) is proposed. The proposed-circuit is the grounded VCLVR consists of only an ordinary MOSFET and an FG-MOSFET. The advantage of the proposed VCLVR are low-voltage and wide-input range. Next, as applications, a floating-node voltage controlled variable resistor and an operational transconductance amplifier using the proposed VCLVRs are proposed. The performance of the proposed circuits are characterized through HSPICE simulations with a standard 0.6 ${\mu}$m CMOS process. simulations of the proposed VCLVR demonstrate a resistance value of 40 k$\Omega$ to 338 k$\Omega$ and a THD of less than 1.1 %.

• 전자공학회논문지A
• /
• 제33A권3호
• /
• pp.135-139
• /
• 1996

It is difficult to fabricate precise resistors for the analog integrated circuits using MOS technology. Until now polysilicon resistors were used at the analog integrated circuits, but some deviations of resistance and sensitive variation processes still cause their misactions. In order to improve these misactions, we suggest a CMOS resistor cell which provides precise resistance and excellant linearity. Also we designed the second order active low pass filter using the CMOS resistor cells and verified their superior performances compared to the actual resistors.

• 한국전기전자재료학회논문지
• /
• 제25권9호
• /
• pp.686-691
• /
• 2012

In this paper, we designed a Chua's chaotic circuit using transcondcutor based nonlinear resistor. Proposed chaotic circuit consist of L, C, R and transcondcutor based Chua's diode. We performed SPICE simulation for chaotic dynamics such as time seriesform, frequency analysis and phase plane of the circuit. Chaotic dynamics of the circuit was analysed according to MOS size variation of the operational transconductance amplifier. Also, we performed SPICE circuit analysis for temperature dependance of the circuit. SPICE results showed that chaotic dynamics of the circuit varied according to the temperature variation and chaotic signals were generated in specific temperature conditions.

• 한국전기전자재료학회논문지
• /
• 제31권1호
• /
• pp.50-54
• /
• 2018

In this study, a femtosecond laser pre-annealing technology based on indium zinc oxide (IZO) thin-film transistors (TFTs) was investigated. We demonstrated a stable pre-annealing process to analyze the change in the surface structures of thin-films, and we improved the electrical performance. Furthermore, static and dynamic electrical characteristics of IZO TFTs with n-channel inverters were observed. To investigate the static and dynamic responses of our solution-processed IZO TFTs, simple resistor-load-type inverters were fabricated by connecting a $1-M{\Omega}$ resistor. The femtosecond laser pre-annealing process based on IZO TFTs showed good performance: a field-effect mobility of $3.75cm_2/Vs$, an $I_{on}/I_{off}$ ratio of $1.8{\times}10^5$, a threshold voltage of 1.13 V, and a subthreshold swing of 1.21 V/dec. Our IZO-TFT-based N-MOS inverter performed well at operating voltage, and therefore, is a good candidate for advanced logic circuits and display backplane.