• 제목/요약/키워드: MOS(Metal Oxide Semiconductor)

검색결과 102건 처리시간 0.025초

급속열처리산화법으로 형성시킨 $SiO_2$/나노결정 Si의 전기적 특성 연구 (Electrical properties of metal-oxide-semiconductor structures containing Si nanocrystals fabricated by rapid thermal oxidation process)

  • 김용;박경화;정태훈;박홍준;이재열;최원철;김은규
    • 한국진공학회지
    • /
    • 제10권1호
    • /
    • pp.44-50
    • /
    • 2001
  • 전자빔증착법과 이온빔의 도움을 받는 전자빔 증착법(ion beam assisted electron beam deposition; IBAED)법으로 비정질 Si(-200nm) 박막을 p-Si 기판위에 성장하고 이 두 구조를 급속열처리산화(Rapid Thermal Oxidation; RTO)를 시킴으로서 $SiO_2$/나노결정 Si(nanocrystal Si)/p-Si구조를 형성하였다. 그 후 시료 위에 Au 막을 증착함으로서 최종적으로 나노결정이 함유된 MOS(metal-oxide-semiconductor)구조를 완성하였다. 이 MOS구조내의 나노결정 Si의 전하충전 특성을 바이어스 sweep 비율을 변화시키면서 Capacitance-Voltage(C-V) 특성을 측정하여 조사하였다. 전자빔증착시료의 경우에는 $\DeltaV_{FB}$(flatband voltage shift)가 1V 미만의 작은 C-V 이력곡선이 관측된 반면 IBAED 시료의 경우는 $\DeltaV_{FB}$가 22V(2V/s Voltage Sweep비율) 이상인 대단히 큰 C-V 이력곡선이 관측되었다. 전자빔증착중 Ar ion beam을 조사하면 표면 흡착원자이동이 활성화되고 따라서 비정질 Si내에 Si의 핵 생성율이 증가하여 후속 급속열처리산화공정중 이 높은 농도의 핵들이 나노결정 Si으로 자라나게 되고 이렇게 형성된 높은 농도의 나노결정의 전하 충전 및 방전현상이 큰 이력곡선을 나타내는 원인이라고 생각된다. 따라서 IBAED 방법이 고농도의 나노결정 Si을 형성시키는데 유용한 방법이라고 판단된다.

  • PDF

ICBE 기법에 의한 저온 탄탈륨 산화막의 형성에 관한 연구 (A Study on the Growth of Tantalum Oxide Films with Low Temperature by ICBE Technique)

  • 강호철;황상준;배원일;성만영;이동회;박성희
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1994년도 하계학술대회 논문집 C
    • /
    • pp.1463-1465
    • /
    • 1994
  • The electrical characteristics of $Al/Ta_2O_5/Si$ metal-oxide-semiconductor (MOS) capacitors were studied. $Ta_2O_5$ films on p-type silicon had been prepared by ionized cluster beam epitaxy technique (ICBE). This $Ta_2O_5$ films have low leakage current, high breakdown strength and low flat band shift. In this research, a single crystalline cpitaxial film of $Ta_2O_5$ has been grown on p-Si wafer using an ICBE technique. The native oxide layer ($SiO_2$) on the silicon substrate was removed below $500^{\circ}C$ by use of an accelerated arsenic ion beam, instead of a high temperature deposition. $Ta_2O_5$ films formed by ICBE technique can be received considerable attention for applications to coupling capacitors, gate dielectrics in MOS devices, and memory storage capacitor insulator because of their high dielectric constants above 20 and low temperature process.

  • PDF

원자층 증착 방법에 의한 $Ta_2O_5$ 박막의 전기적 특성 (The Electrical Properties of $Ta_2O_5$ Thin Films by Atomic Layer Deposition Method)

  • 이형석;장진민;장용운;이승봉;문병무
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2002년도 춘계학술대회 논문집 유기절연재료 전자세라믹 방전플라즈마 일렉트렛트 및 응용기술
    • /
    • pp.41-46
    • /
    • 2002
  • In this work, we studied electrical characteristics and leakage current mechanism of Au/$Ta_2O_5$/Si metal-oxide-semiconductor (MOS) devices. $Ta_2O_5$ thin film (63nm) was deposited by atomic layer deposition (ALD) method at temperature of $235^{\circ}C$. The structures of the $Ta_2O_5$ thin films were examined by X-Ray Diffraction (XRD). From XRD, the structure of $Ta_2O_5$ was single phase and orthorhombic. From capacitance-voltage (C-V) analysis, the dielectric constant was 19.4. The temperature dependence of current-voltage (I-V) characteristics of $Ta_2O_5$ thin film was studied from 300 to 423 K. In ohmic region (<0.5 MVcm${-1}$), the resistivity was $2.4056{\times}10^{14}({\Omega}cm)$ at 348 K. The Schottky emission is dominant in lower temperature range from 300 to 323 K and Poole-Frenkel emission dominant in higher temperature range from 348 to 423 K.

  • PDF

새로운 고주파용 MOS 트랜지스터의 시작에 관한 연구 (Study on Experimental Fabrication of a New MOS Transistor for High Speed Device)

  • 성영권;민남기;성만영
    • 전기의세계
    • /
    • 제27권4호
    • /
    • pp.45-51
    • /
    • 1978
  • A new method of realizing the field effect transistor with a sub-.mu. channel width is described. The sub-.mu. channel width is made possible by etching grooves into n$^{+}$ pn$^{[-10]}$ n$^{[-10]}$ structure and using p region at the wall for the channel region of the Metal-Oxide-Semiconductor transistor (MOST), or by diffusing two different types of impurities through the same diffusion mask and using p region at the surface for the channel region of MOST. When the drain voltage is increased at the pn$^{[-10]}$ drainjunction the depletion layer extends into the n$^{[-10]}$ region instead of into p region; this is also the secret of success to realize the sub-.mu. channel width. As the result of the experimental fabrication, a microwave MOST was obtained. The cut-off frequency was calculated to be 15.4 GHz by Linvill's power equation using the measured capacitances and transconductance.

  • PDF

MOSFET 검출기의 방사선 측정 기법 (A Methodology of Radiation Measurement of MOSFET Dosimeter)

  • 노영찬;이상용;강필현
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2009년도 정보 및 제어 심포지움 논문집
    • /
    • pp.159-162
    • /
    • 2009
  • The necessity of radiation dosimeter with precise measurement of radiation dose is increased and required in the field of spacecraft, radiotheraphy hospital, atomic plant facility, etc. where radiation exists. Until now, a low power commercial metal-oxide semiconductor(MOS) transistor has been tested as a gamma radiation dosimeter. The measurement error between the actual value and the measurement one can occur since the MOSFET(MOS field-effect transistor) dosimeter, which is now being used, has two gates with same width. The measurement value of dosimeter depends on the variation of threshold voltage, which can be affected by the environment such as temperature. In this paper, a radiation dosimeter having a pair of MOSFET is designed in the same silicon substrate, in which each of the MOSFETs is operable in a bias mode and a test mode. It can measure the radiation dose by the difference between the threshold voltages regardless of the variation of temperature.

  • PDF

금속-산화막-반도체(MOS) 소자에서의 전자주입에 따른 느린 준위의 전류 응답 특성 연구 (The Electron Injection-induced Slow Current Transients in Metal-Oxide-Semiconductor Capacitors)

  • 최성우;전현구;안병철;노관종;노용한
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 추계종합학술대회 논문집
    • /
    • pp.216-219
    • /
    • 1999
  • A simple two-terminal cyclic current-voltage(I-V) technique is used to measure the current-transients in MOS capacitors. Distinct charging/discharging currents were measured and analyzed as a function of (1) the hold time. (2) the gate polarity during the FNT electron injection, (3) the injection fluence and (4) the annealing time after the injection had stopped. Discharging and charging current-transients were strongly dependent upon the conditions for forming the inversion layer and the density of interface traps caused during the FNT electron injection, respectively. Several tentative mechanisms were suggested in the current work.

  • PDF

Si-Si$O_2$ 계면에서 수소원자와 결함상태의 상호작용

  • 조훈영
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 1997년도 제12회 학술발표회 논문개요집
    • /
    • pp.68-68
    • /
    • 1997
  • pp-typpe Si(100) Metal-Oxide-Semiconductor(MOS) 구조에서 산화막과 실리콘 사이의 계면상태 및 결함상태를 Isothermal Cappacitance Transient Sppectroscoppy (ICTS)방법을 이용하여 조사하였다. 특히 pplasma를 이용한 수소화이후 이 구조의 계면상태와 결함상태의 변화를 연구하였다. 상온에서 수소화한 MOS 구조의 경우 결함 상태의 농도가 급속히 감소함을 알 수 있었다. 이 구조에서 나타나는 모든 결함상태의 농도가 급격하게 감소하는 반면에, 수소화에 의한 새로운 깊은준이 결함상태도 관측되었다. 이 깊은 준위 결함 상태는 가전자대 위로부터 0.38eV 위치에 존재하였으며, 열적으로 안정된 결함상태로서, 해리에너지가 2.15$\pm$0.05 eV 이었다. 수소화이후 나타난 이 결함상태는 수소 플라즈마에 의해 구속된 Si원자가 수소원자와 결합하여 outdiffusion함으로 나타난 결함상태로 생각된다.

  • PDF

Ti-Ploycide 게이트에서 게이트산화막의 전연파괴특성 (Dielectric Brekdown Chatacteristecs of the Gate Oxide for Ti-Polycide Gate)

  • 고종우;고종우;고종우;고종우;박진성;고종우
    • 한국재료학회지
    • /
    • 제3권6호
    • /
    • pp.638-644
    • /
    • 1993
  • 티타니움 폴리사이드 MOS(metal oxide semiconducter)캐퍼시타 구조에서 두께가 8nm인 게이트산화막의 절연파괴강도의 열화거동을 열처리조건 및 폴리실리콘막의 두께를 달리하여 조사했다. 티타니움 폴리사이드 게이트에서 게이트산화막의 전연피괴특성은 열처리 온도가 높을수록, 열처리시간이 길수록 많이 열화되어 실리사이드의 하부막인 잔류 폴리실리콘의 두께가 얇을수록 그 정도는 심해진다. 티타니움 실리사이드가 게이트산화막고 직접적인 접촉이 없더라도 게이트산화막의 신회성이 열화되는 것을 알 수 있었다. 실리사이드 형성후 열처리에 따른 게이트 산화막의 절연파괴특성열화는 티타니움 원자가 폴리실리콘을 통해 게이트산화막으로 확산되어 게이트산화막에서 티타니움의 고용량이 증가한 때문인 것이 SIMS분석 결과로부터 확인되었다.

  • PDF

텅스텐 실리사이드를 차세대 게이트 전극으로 이용한 MOS 소자의 특성 분석 (Characteristics of Metal-Oxide- Semiconductor (MOS) Devices with Tungsten Silicide for Alternate Gate Metal)

  • 노관종;윤선필;양성우;노용한
    • 대한전자공학회논문지SD
    • /
    • 제38권7호
    • /
    • pp.513-519
    • /
    • 2001
  • Si 과다 텅스텐 실리사이드를 초미세 MOS 소자의 대체 게이트 전극으로 제안하였다. SiO₂위에 텅스텐 실리사이드를 직접 증착하고 급속 열처리를 수행한 결과 낮은 저항을 얻고 불소(F) 확산 또한 무시할 수 있음을 확인하였다. 특히, 800 ℃, 진공 분위기에서 3분간 급속 열처리한 텅스텐 실리사이드의 경우 비저항이 ∼160 μΩ·cm이었고, 불소확산에 의한 산화막의 불균일한 성장도 발견할 수 없었다. 또한, WSix-SiO₂-Si (MOS) 캐패시터의 전기적 특성 분석 결과도 우수하였다.

  • PDF

원자층 증착법으로 형성된 $Al_{2}O_{3}$ 층을 이용한 MOS 구조에서 폴리 실리콘 층의 전기적 특성에 관한 연구 (Electrical Properties of poly Si layers embedded in metal-oxide-semiconductor structure by using atomic-layer-deposited alumina layers as blocking oxide)

  • 박병준;조경아;김상식
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 제38회 하계학술대회
    • /
    • pp.1353-1354
    • /
    • 2007
  • 폴리 실리콘 층의 유무에 따른 금속-옥사이드-반도체(MOS) 구조의 소자를 제작하였다. 터널링 산화막과 블로킹 산화막으로는 $Al_{2}O_{3}$ 층을 증착하였으며, 원자층 증착법을 이용하여 제작하였다. 터널링 산화막 층의 두께에 따른 I-V와 C-V 특성을 측정하였다. 전자들이 폴리 실리콘 층에 저장됨에 따라 N-형의 I-V 특성이 관찰되었다. C-V 측정 시에는 반시계 방향의 히스테리시스 특성을 나타내었으며, 전압이 증가할수록 플랫-밴드 전압 이동 폭이 더욱 증가하였다. 이러한 전기적 특성은 전압의 이동에 따른 전자들이 터널링 산화막 층을 통하여 폴리 실리콘 내부에 저장되기 때문이다. 이를 특성들은 폴리 실리콘의 전하 저장 가능성을 보여주는 것이며, 터널링 산화막 층의 두께에 따른 전기적 특성 변화도 관찰하였다.

  • PDF