• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.85-85
• /
• 1999

Pb(Mg1/3Nb2/3)O3-PbTiO3 (PMN-PT)는 높은 유전율로 인해 강유전체 메모리 소자의 응용을 위한 연구가 되고 있으며 또한 전왜(electrostrictive)성을 갖고 있어 이력현상을 갖지 않음으로 최근 들어 미세전기기계소자(MEMS)로의 연구가 활발히 되고 있다. 본 연구에서는 MEMS 소자로서의 응용을 위해 저응력 SiNx가 형성된 Si 기판위에 Pt 전극 혹은 산화물 전극 SrRuO3를 갖는 PMN-PT 박막 캐패시터를 제조하였다. 박막 하부의 구조는 금속전극의 경우 Pt/Ti/LTO/SiNx/Si이고 산화물전극은 SrRuO3/Ru/SiNx/Si의 구조를 갖는다. PMN-PT 박막은 alkoxide를 기반으로 회전 coating 방법을 사용하여 박막 하부층의 변화를 주어서 성장시켰다. PMN-PT 용액의 합성은 분말합성법에서 사용하는 columbite 방법을 응용하여 상대적으로 반응정도가 낮은 Mg를 Nb와 우선 반응하여 Mg-Nb solution을 얻고 Pb-acetate 용액과 합성하여 PMN을 제조한 후 PT를 반응시켜서 제조하였다. PMN-PT 박막에서 동일한 공정조건 하에서 박막 하부층의 구조에 따라서 PMN-PT 박막의 조성이 A2B2O6의 조성을 가지는 파이로클러어상이 형성되거나 또는 ABO3인 페로브스카이트상이 형성되는 것을 관찰하였다. 금속 전극인 Pt를 하부전극으로 사용한 경우는 혼재상이 형성되어 패로브스카이드 PMN-PT를 얻기 위해 seed layer로서 PbTiO3를 사용하였으며 이러한 seed layer 위에 형성된 PMN-PT를 형성하는 경우 rutile 구조인 RuO2 위에 성장시킨 PMN-PT는 파이로클로어와 페로브스카이트의 혼재상이 얻어졌으나 pseudo-perovskite 구조인 SrRuO3 박막 위에 형성된 PMN-PT 박막에서는 페로브스카이트가 주된 상으로 얻어졌다. 즉 하부층(전극 또는 seed layer)으로 perovskite 구조를 갖는 박막을 형성하게 되면 페로브스카이트를 갖는 PMN-PT 박막을 얻을 수 있었다. 전기적인 특성은 상부전극으로 Pt를 사용하여 HP 4194A로 측정을 하였다. PT seed layer를 포함한 PMN-PT 박막은 유전상수 1086과 유전손실 2.75%을 가졌다.

• Journal of the Korean Society for Nondestructive Testing
• /
• v.24 no.6
• /
• pp.573-580
• /
• 2004

The main goal of this study was to develop a micro-fabrication process for the capacitive micromachined ultrasonic transducer (cMUT). In order to achieve this goal, the former research results of the micro-electro-mechanical system (MEMS) process for the cMUT were analyzed. The membrane deposition, sacrificial layer deposition and etching were found to be a main process of fabricating the cMUT. The optimal conditions for those microfabrication were determined by the experiment. The thickness, uniformity, and residual stress of the $Si_3N_3$ deposition which forms the membrane of the cMUT were characterized after growing the $Si_3N_3$ on Si-wafer under various process conditions. As a sacrificial layer, the growth rate of the $SiO_2$ deposition was analyzed under several process conditions. The optimal etching conditions of the sacrificial layer were analyzed. The microfabrication process developed in this study will be used to fabricate the cMUT.

• Journal of the Korean Society of Visualization
• /
• v.7 no.2
• /
• pp.17-21
• /
• 2010

This paper presents the fabrication and performance measurement of a temperature sensor array on a flexible substrate attachable to a curved surface using MEMS technology. Specifically, the fabrication uses the well-developed printed circuit board fabrication technology for complex electrode definition. The temperature sensor array are lifted off with a $10{\times}10$ matrix in a $50\;mm{\times}50\;mm$ to visualize temperature distribution. Copper is used as temperature sensing material to measure the change in resistances with temperature increase. In a thermal oven with temperature control, the temperature sensor array is Characterized. The constant slope of resistance change is obtained and temperature distribution is measured from the relationship between resistance and temperature.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.161.2-161.2
• /
• 2017

희토류계 영구자석은 대부분의 전기, 전자 제품의 핵심부품이며 높은 보자력, $BH_{max}$를 가지고 있어 자기기록저장매체, MEMS(엑츄에이터), 소형센서, 소형모터 등의 응용 분야에 적용시키기 위해 다양한 연구들이 진행되고 있다. 그러나 영구자석에 들어가는 희토류계 원소의 수급의 어려움 및 가격의 문제점으로 친환경 자석으로의 전환 및 희토류나 중희토류를 사용하지 않는 비희토류계 영구자석을 제조 및 개발하는데 많은 연구가 이루어지고 있다. 이 중 Fe-N 계 자성물질인 $Fe_{16}N_2$는 포화 자화 값이 현재까지의 비희토류계 자성물질 중 가장 높은 값(240emu/g)을 나타내며 상대적으로 높은 결정자기이방성 상수를 가지고 있어 비희토류계 영구자석 물질 중 하나로 주목받으며 연구되어지고 있다. 본 연구에서는 $Fe_{16}N_2$ 박막을 얻기 위해 DC Magnetron Sputtering 방법을 이용하여 Si wafer 위에 박막을 증착하고 증착시간에 따라 두께를 제어하여 제조한 후 박막의 미세구조, 상 분석, 자성 특성을 관찰을 통해 최적의 공정 조건을 찾고자 하였다. 증착 시간에 따른 박막의 성장 속도는 일정하게 증가하였으며, 증착 시간의 증가에 따라 박막 내 $Fe_{16}N_2$의 상대적인 분율은 감소하였다. 모든 공정 조건에서 $Fe_3N$, $Fe_4N$, $Fe_{16}N_2$ 상들이 섞여 성장하였으며 XRD를 통한 상분석과 더불어 VSM을 통한 자성 특성을 분석해본 결과 $Fe_{16}N_2$의 분율을 가장 높게 성장된 공정 조건은 증착 시간이 10분이며 박막의 두께가 ${\sim}1{\mu}m$ 일 때, 최적의 조건을 얻을 수 있었으며, 이 때의 자성 특성을 분석한 결과 ~2.45T의 포화 자화 값과 ~1.41T의 잔류 자화 값을 얻을 수 있었다.

• 전기의세계
• /
• v.41 no.11
• /
• pp.8-15
• /
• 1992

요즘 자기 스스로 움직이면서 간단한 동작을 명령대로 수행하는 마이크로 머신을 만드는 꿈과같은 이야기를 현실에 한발 가까이 하는 연구가 활발히 진행되고 있다. 즉, IC칩을 제작하는 미세반도체 소자 제조공정으로 수십 내지는 수백미크론 크기의 기계구조물이나 모터, 액츄에이터를 실리콘 기판 위에 제작하는 것이 가능하게 되었다. 이러한 연구분야는 1980년대 중반부터 미국, 일본, 유럽등지에서 시작되었다. 이 연구분야를 IEEE에서는 MEMS(Micro Electro Mechanical Systems)라 부르며, 매년 2월 IEEE주최로 이에 관한 International conference가 열리고 있고, 이분야에 대한 Journal도 1992년부터 발행하고 있다. MEMS를 미국에서는 NSF(National Science Foundation)에서 일본에서는 통산성에서 지원하고 있으며 현재 재료, 제작기술, 소자(센서, 액츄에이터), 시스템, 응용, 마이크로 이공학등에 관한 연구가 진행되고 있다. 이 분양의 파급효과는 의공학이나 유전자공학 뿐만이 아니라 공학에도 매우 크리라 예상된다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.12a
• /
• pp.105-108
• /
• 2003

본 논문은 파이렉스 #7740 유리박막을 이용한 MEMS용 MLCA와 Si기판의 양극접합 특성에 관한 것이다. 최적의 RF 마그네트론 스퍼터링 조건(Ar 100 %, input power $1W/\textrm{cm}^2$)하에서 MLCA 기판위에 파이렉스 #7740 유리의 특성을 갖는 박막을 증착한 후 600 V, $400^{\circ}C$에서 1시간동안 양극접합했다. 그 다음에 Si 다이어프램을 제조한 후, MLCA/Si 접합계면과 MLCA 구동을 통한 Si 다이어프램 변위특성을 분석 및 평가하였다. 다이어프램 형상에 따라 정밀한 변위 제어가 가능했으며 0.05-0.08 %FS의 우수한 선형성을 나타내었다. 또한, 측정동안 접합계면 균열이나 계면분리가 일어나지 않았다. 따라서, MLCA/Si기판 양극접합기술은 고성능 압전 MEMS 소자 제작공정에 유용하게 사용가능할 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.293.2-293.2
• /
• 2013

구조색에 기반을 둔 반사형 디스플레이는 낮은 전력 소모와 쉬운 제조 과정뿐만 아니라 후광 없이 작동이 가능한 장점으로 인해 최근 많은 주목을 받고 있다. 하지만 기술적으로 다양한 색체 구현이 어려워 현재까지는 많이 응용되고 있지는 않다. 이에 본 연구에서 우리는 바이러스(M13-박테리오파지)를 기반으로 한 신개념 컬러 디스플레이를 개발하고자 한다. 우리가 개발하고자 하는 컬러디스플레이는 자가 조립방법으로 만들어진 나노 구조체로 형성되어 있으며, 간단한 실험 조건 조절을 통해 다양한 색깔 구현을 할 수 있다. 특히, MEMS 공정으로 자체 제작한 Micro Heater의 온도 조절을 통해 자가 조립된 나노 구조체의 간격 주기를 조절 하면, 기존에 형성된 색을 원하는대로 자유롭게 바꿀 수 있다. 우리가 개발하고자하는 생체 재료 기반 컬러 소자는 차세대 디스플레이의 또 다른 새로운 시도가 되리라 생각한다.

• Journal of the Korean Society of Manufacturing Technology Engineers
• /
• v.9 no.5
• /
• pp.105-111
• /
• 2000

Micronization of sensor is a trend of the silicon sensor development with regard to a piezoresistive silicon pressure sensor, the size of the pressure sensor diaphragm have become smaller year by year, and a microaccelerometer with a size less than 200~300${\mu}{\textrm}{m}$ has been realized. Over the past four or five years, numerical modeling of microsensors and microstructures has gradually been developed as a field of microelectromechanical system(MEMS) design process. In this paper, we study some of the micromachining processes of single crystal silicon(SCS) for the microaccelerometer, and their subsequent processes which might affect thermal and mechanical loads. The finite element method(FEM) has been a standard numerical modeling technique extensively utilized in structural engineering discipline for component design of microaccelerometer. Temperature rise sufficiently low at the suspended beams. Instead, larger temperature gradient can be seen at the bottom of paddle part. The center of paddle part becomes about 5~2$0^{\circ}C$ higher than the corner of paddle and suspended beam edges.

• Journal of Sensor Science and Technology
• /
• v.11 no.3
• /
• pp.163-170
• /
• 2002

This paper proposes a $10\;{\mu}m$ thick oxide air-bridge structure which can be used as a substrate for RF circuits. The structure was fabricated by anodic reaction, complex oxidation and micromachining technology using TMAH etching. High quality films were obtained by combining low temperature thermal oxidation ($500^{\circ}C$, 1 hr at $H_2O/O_2$) and rapid thermal oxidation (RTO) process ($1050^{\circ}C$, 2 min). This structure is mechanically stable because of thick oxide layer up to $10\;{\mu}m$ and is expected to solve the problem of high dielectric loss of silicon substrate in RF region. The properties of the transmission line formed on the oxidized porous silicon (OPS) air-bridge were investigated and compared with those of the transmission line formed on the OPS layers. The insertion loss of coplanar waveguide (CPW) on OPS air-bridge was (about 2dB) lower than that of CPW on OPS layers. Also, the return loss of CPW on OPS air-bridge was less than about -20 dB at measured frequency region for 2.2 mm. Therefore, this technology is very promising for extending the use of CMOS circuitry to higher RF frequencies.

• Journal of the Microelectronics and Packaging Society
• /
• v.23 no.3
• /
• pp.1-6
• /
• 2016

The Internet of Things (IoT) is a new technology paradigm demanding one packaged system of various semiconductor and MEMS devices. Therefore, the development of electronic packaging technology with very high connectivity is essential for successful IoT applications. This paper discusses both fan-out wafer level packaging (FOWLP) and 3D stacking technologies to achieve the integrattion of heterogeneous devices for IoT. FOWLP has great advantages of high I/O density, high integration, and design flexibility, but ultra-fine pitch redistribution layer (RDL) and molding processes still remain as main challenges to resolve. 3D stacking is an emerging technology solving conventional packaging limits such as size, performance, cost, and scalability. Among various 3D stacking sequences wafer level via after bonding method will provide the highest connectivity with low cost. In addition substrates with ultra-thin thickness, ultra-fine pitch line/space, and low cost are required to improve system performance. The key substrate technologies are embedded trace, passive, and active substrates or ultra-thin coreless substrates.