• 한국인터넷방송통신학회논문지
• /
• 제8권4호
• /
• pp.89-95
• /
• 2008

해상통신에서 운용되는 OFDM (Orthogonal Frequency Division Multiplexing)통신 단말기는 긴급재난시에도 동작하여야 하므로, 저전력으로 동작하여야 한다. 따라서 Digital Signal Processing (DSP) 동작하는 전압모드 Processor보다 저전력 동작이 가능한 전류모드 FFT (Fast-Fourier-Transform) Processor의 설계가 필요하게 되었다. IVC (Current-to-Voltage Converter)는 전류모드 FFT Processor의 출력 전류를 전압 신호로 바꾸는 디바이스로써, 저전력 OFDM 단말기 동작을 위해 IVC의 전력 손실은 낮아야 하고, FFT의 출력 전류가 전압신호에 대응이 될 수 있도록 넓은 선형적인 동작구간을 가져야 하며, 향후, FFT LSI와 IVC가 한 개의 칩으로 결합되는 것을 고려하면, 작은 크기의 chip size로 설계되어야 한다. 본 논문에서는 선형 동작 구간이 넓은 새로운 IVC를 제안한다. 시뮬레이션 결과, 제안된 IVC는 전류모드 FFT Processor의 출력 범위인 -100 ~100[uA]에서 0.85V~1.4V의 선형동작구간을 갖게 됨을 확인하였다. 제안된 IVC는 전류모드 FFT Processor와 더불어 OFDM을 이용한 저전력 해상 데이터통신 실현을 위한 선도 기술로 유용할 것이다.

• 전산구조공학
• /
• 제10권4호
• /
• pp.185-193
• /
• 1997

대형 건축물의 진동과 같은 초저주파 진동특성의 해석을 수행하기 위해서는 측정대상 및 측정조건, 그리고 목적으로 하는 측정요소에 적합한 측정시스템이 구축되어야 하며, 구축된 측정시스템으로부터 얻어진 극히 제한된 유한량의 데이터로부터 목적하는 특성요소를 추출하기 위한 정밀한 데이터분석기술이 요구된다. 따라서, 본 연구에서는 고신뢰성을 저주파진동 특성의 분석을 위한 효과적인 데이터처리기법의 개발을 목표로, 측정조건에 따른 저주파진동 해석의 문제점을 분석하고, FFT법과 MEM법의 저주파응답 특성을 비교하였으며, 비교결과를 토대로 저주파진동 해석에 적합한 알고리즘을 결정하였다. 또한, 결정된 분석 알고리즘의 성능을 명확히 하여 정밀분석을 위한 측정데이터의 최적조건을 제시하였다.

• 대한전자공학회논문지TC
• /
• 제43권12호
• /
• pp.9-15
• /
• 2006

본 논문에서는 저전력, 저복잡도 시스템 구현이 가능한 noncoherent IR-UWB (Impulse-radio-based Ultra Wideband: IR-UWB) 무선 통신 시스템을 위한 신호처리부 기술을 제안한다. 제안된 시스템은 OOK(On Off Keying) 변복조 기법을 사용하며, 에너지 검출 기반으로 임펄스 신호를 복원하는 Noncoherent 방식을 사용한다. 특히, 극초단의 펄스 신호를 디지털 신호로 변환하기 위하여 상대적으로 낮은 기준 클럭을 이용하여 나노초 펄스를 검출해 내는 새로운 고속 디지털 샘플러 기술을 제안한다 또한, 데이터 프레임 송수신을 위하여 Turyn 코드를 사용하였으며, 에러 정정을 위하여 길쌈코드를 사용하였고, 수신부에서는 비터비 디코더를 사용하였다 제안된 Noncoherent IR-UWB 시스템의 신호처리부 검증을 위하여, 근거리 고음질의 MP3 데이터 전송 시스템을 설계하였다. 제안된 신호처리부 기술은 FPGA 레벨에서 실제 구현하였으며 각각의 기능 동작을 검증하였다.

• 조명전기설비학회논문지
• /
• 제27권5호
• /
• pp.81-88
• /
• 2013

A low voltage circuit breaker protects electrical equipments from over current and short faults of system by cutting the power supply. The breaker use a thermal magnetic type trip device from the past. In recent years, electronic type relays are applied due to useful functions and services. The purpose of this development is full digitalizing of relay functions of a low voltage breaker. It includes separation of current sensor from current transformer, digital signal processing, high speed relaying, and voltage measuring for power meter. The suggestions are tested and implemented by making prototype and testing its all relay functions.

• 센서학회지
• /
• 제30권2호
• /
• pp.82-87
• /
• 2021

In this paper, we propose a high-speed, low-power complementary metal-oxide semiconductor (CMOS) binary image sensor featuring a gate/body-tied (GBT) p-channel metal-oxide-semiconductor field-effect transistor (PMOSFET)-type photodetector based on a double-tail comparator. The GBT photodetector forms a structure in which the floating gate (n+ polysilicon) and body of the PMOSFET are tied, and amplifies the photocurrent generated by incident light. The double-tail comparator compares the output signal of a pixel against a reference voltage and returns a binary signal, and it exhibits improved power consumption and processing speed compared with those of a conventional two-stage comparator. The proposed sensor has the advantages of a high signal processing speed and low power consumption. The proposed CMOS binary image sensor was designed and fabricated using a standard 0.18 ㎛ CMOS process.

• ETRI Journal
• /
• 제31권6호
• /
• pp.717-724
• /
• 2009

This paper describes a 1.2 V 12 b 60 MS/s CMOS analog front-end (AFE) employing low-power and flexible design techniques for image signal processing. An op-amp preset technique and programmable capacitor array scheme are used in a variable gain amplifier to reduce the power consumption with a small area of the AFE. A pipelined analog-to-digital converter with variable resolution and a clock detector provide operation flexibility with regard to resolution and speed. The AFE is fabricated in a 0.13 ${\mu}m$ CMOS process and shows a gain error of 0.68 LSB with 0.0352 dB gain steps and a differential/integral nonlinearity of 0.64/1.58 LSB. The signal-to-noise ratio of the AFE is 59.7 dB at a 60 MHz sampling frequency. The AFE occupies 1.73 $mm^2$ and dissipates 64 mW from a 1.2 V supply. Also, the performance of the proposed AFE is demonstrated by an implementation of an image signal processing platform for digital camcorders.

• 한국군사과학기술학회지
• /
• 제16권3호
• /
• pp.382-389
• /
• 2013

In anti-jamming GPS receiver, adaptive signal processing techniques in which the radiation pattern of adaptive array antenna of elements may be adaptively changed used to reject interference, clutter, and jamming signals. In this paper, I describes adaptive signal processing technique using the sample matrix inversion(SMI) algorithm. This adaptive signal processing technique can be applied effectively to wideband/narrowband anti-jamming GPS receiver because it does not consider the satellite signal directions and GPS signal power level exists below the thermal noise. I also analyzed the effects of covariance matrix sample size and diagonal loading technique on the system performance of five-element circular array antenna. To attain near optimum performance, more samples required for calculation covariance matrix. Diagonal loading technique reduces the system nulling capability against low-power jamming signals, but this technique improves robustness of adaptive array antenna.

• 센서학회지
• /
• 제29권2호
• /
• pp.82-88
• /
• 2020

In this paper, we propose a complementary metal-oxide semiconductor (CMOS) binary image sensor with a gate/body-tied (GBT) p-channel metal-oxide-semiconductor field-effect transistor (PMOSFET)-type photodetector using a double-tail comparator for high-speed and low-power operations. The GBT photodetector is based on a PMOSFET tied with a floating gate (n+ polysilicon) and a body that amplifies the photocurrent generated by incident light. A double-tail comparator compares an input signal with a reference voltage and returns the output signal as either 0 or 1. The signal processing speed and power consumption of a double-tail comparator are superior over those of conventional comparator. Further, the use of a double-sampling circuit reduces the standard deviation of the output voltages. Therefore, the proposed CMOS binary image sensor using a double-tail comparator might have advantages, such as low power consumption and high signal processing speed. The proposed CMOS binary image sensor is designed and simulated using the standard 0.18 ㎛ CMOS process.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(4)
• /
• pp.127-130
• /
• 2000

This paper proposes a low-Power DDC(Digital Down Converters) architecture for IF(Intermediate frequency) signal processing. It is shown that concept of conventional interpolated FIR filters can be expanded to IIR filters for DDC applications. Also in the paper, power dissipations for the proposed architecture and conventional ones are estimated.

• 전자공학회논문지SC
• /
• 제41권5호
• /
• pp.49-56
• /
• 2004

완전 이식형 인공중이 시스템을 위한 음성 신호처리 및 제어 모듈을 소형 마이크로컨트롤러를 사용하여 저전력형으로 설계 하였다 설계된 모듈은 입력되는 음성신호를 난청자의 역치에 맞추어 이득을 조정하는 등의 신호처리를 수행함과 동시에 체내 이식부의 제어를 수행하게 된다. 설계된 마이크로컨트롤러는 전원이 켜지면 사용자의 청력 손실에 맞추어서 주파수별로 차등 되는 이득을 주도록 실시간으로 음성신호를 처리하게 된다. 그러나 체외에서 제어신호가 입력될 경우 수신된 제어 신호에 의해 마이크로컨트롤러는 인터럽트 서브루틴을 수행하여 전원 제어, 볼륨 조절과 같은 제어 명령을 수행한 후 다시 음성 신호를 처리하도록 하였다. 설계된 모듈을 구현한 후 구현된 시스템의 동작을 실험을 통하여 확인하였다.