• 전기학회논문지P
• /
• 제64권1호
• /
• pp.29-34
• /
• 2015

DC bus electrolytic capacitors are used in variety of equipments as smoothing element of the power converters because it has high capacitance for its size and low price. It is responsible for frequent breakdowns of many static converters and inverter drive systems. Therefore it is important to diagnosis monitoring the condition of an electrolytic capacitor in real-time to predict the failure of power converter. In this paper, the on-line remote diagnosis monitoring system for DC BUS electrolytic capacitors of power converter using low-cost type Zigbee communication modules is developed. To estimate the health status of the capacitor, the equivalent series resistor(ESR) of the component has to be determined. The capacitor ESR is estimated by using RMS computation using AC coupling method of DC link ripple voltage/current. The Zigbee communication-based experimental results show that the proposed remote DC capacitor diagnosis monitoring system can be applied to DC/DC converter and UPS successfully.

• 대한전자공학회논문지SD
• /
• 제41권7호
• /
• pp.71-79
• /
• 2004

패킷형 데이터전송은 다량의 데이터가 연속적으로 전달되는 특성이 있다. 이와 같은 데이터를 버스를 통하여 전송할 패에 데이터의 전송순서는 버스의 전력소모에 영향을 주는 하나의 요소로서 작용한다. 본 논문에서는 패킷형 데이터를 전송할 때 데이터의 전송순서를 변화시켜 버스의 전이횟수를 줄임으로써 버스의 소비전력을 감소시키는 순서변환코딩 (Sequence-Switch Coding, SSC)을 제안하였다. 또한 SSC를 구현하는 알고리즘을 개발하였으며, 실험을 통하여 이들 알고리즘으로 기존의 널리 알려진 Bus-Invert Coding보다 우수한 성능을 얻을 수 있음을 보였다. SSC는 버스의 소비전력을 줄이는 하나의 방법이며, 이를 실현하는 알고리즘은 무수히 많다. 알고리즘의 다양성은 SSC가 갖는 하나의 장점으로써 회로설계자에게 버스의 소비전력과 회로의 구현부담 사이에서 넓은 범위에 걸쳐 절충할 수 있는 자유를 제공해 준다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2007년도 하계학술대회 논문집
• /
• pp.55-57
• /
• 2007

A Power control and Distribution Unit (PCDU) plays roles of protection of battery against overcharge by active control of solar array generated power, distribution of unregulated electrical power via controlled outlets to bus and instrument units, distribution of regulated electrical power to selected bus and instrument units, and provision of status monitoring and telecommand interface allowing the system and ground operate the power system, evaluate its performance and initiate appropriate countermeasures in case of abnormal conditions. In this work, we perform the preliminary design of a PCDU for the small Low Earth Orbit (LEO) Satellite applications. The main constitutes of the PCDU are the battery interface module, solar array regulators with maximum power point tracking (MPPT) technology, heater power distribution modules, internal converter modules for regulated bus voltage generation, power distribution modules of unregulated and regulated primary bus, and instrument power distribution modules.

• 대한전자공학회논문지SD
• /
• 제48권8호
• /
• pp.33-44
• /
• 2011

본 연구에서는 AMBA 3.0 AXI 프로토콜을 사용하여 고성능 및 저전력이 요구되는 MPSoC에 적합한 하이브리드 온-칩 버스구조를 설계하였다. AXI의 채널 중에서 트래픽이 많은 쓰기데이터 채널 및 읽기데이터 채널은 Crossbar 버스구조로 설계하여 고속 처리를 가능하게 하였다. 또한 MPSoC에서의 컴포넌트 추가에 따른 오버헤드(회로크기, 연결회선, 전력소모 등)를 줄이기 위해 트래픽이 적은 주소 채널과 쓰기 응답 채널은 Shared 버스구조로 공유하도록 설계하였다. 본 연구에서는 Hybrid 버스구조의 검증을 위해 Shared 버스구조 및 Crossbar 버스구조와 함께 시간, 공간, 파워 영역에서 각각 비교 실험하였다. $16{\times}16$ 버스 실험에서 Hybrid 버스구조는 Crossbar 버스구조와 비교해서 마스터의 대기시간은 약 9%, 전체 실행시간은 약 4%의 차이에 그쳐 비슷한 성능을 보여준다. 반면 오버헤드에서는 Crossbar 버스구조와 비교하여 회로 크기는 47%, 연결 회선 수는 52%, 동적 전력 소모는 66%의 감소 효과를 보인다. 따라서 본 연구에서 설계한 하이브리드 온-칩 버스구조는 Crossbar 버스 구조와 비교하여 고성능 및 저전력이 요구되는 MPSoC 인터커넥션에 매우 효과적임을 보이고 있다.

• 대한전기학회논문지:전력기술부문A
• /
• 제52권3호
• /
• pp.165-172
• /
• 2003

This paper presents an operation scheme to enhance the power system security by applying FACTS on Power systems. Three main generic types of FACTS devices are suggested an illustrated. Flow congestions over lines have been solved by controlling active power of series-compensated FACTS devices and low voltages at buses have been solved by controlling reactive power of shunt-compensated FACTS devices. Especially, Especially, UPFC has been applied in both line congestion and low voltages. Two kinds of indices which indicate the power system security level related to line flow and bus voltage are utilized in this paper. They have been minimized to enhance the power system security level through the iterative method and the sensitivity vector of security index is derived to determine the direction to minimum. The proposed algorithm has been tested on the IEEE 57-bus system with FACTS devices in a normal condition and a line-faulted contingency.

• 전기학회논문지P
• /
• 제59권4호
• /
• pp.372-376
• /
• 2010

Electrolytic capacitors have been widely used in power electronics system because of the features of large capacitance, small size, high-voltage, and low-cost. Electrolytic capacitors, which is most of the time affected by aging effect, plays a very important role for the power electronics system quality and reliability. Therefore it is important to estimate the parameter of an electrolytic capacitor to predict the failure. The estimation of the equivalent series resistance(ESR) is important parameter in life condition monitoring of electrolytic capacitor. This paper proposes a simple technique to measure the ESR of an electrolytic capacitor. This method uses a switching DC/DC boost converter to measure the DC Bus capacitor ESR of power converter. Main advantage of the proposed method is very simple in technique, consumes very little time and requires only simple instruments. Simulation results are shown to verify the performance of the proposed method.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.1-6
• /
• 2009

본 논문은 DRAM에서 DBI (Data Bus Inversion)를 이용한 새로운 방식의 High Speed 아키텍쳐를 설명하고자한다. DBI는 SSO와 LSI와 같은 잘 알려진 문제를 감소시키기 위한 방식중의 하나이다. 본 논문에서는 Analog Majority Voter(AMV), DBI Flag에 의한 GIO 제어회로, 새로운 SSO Algorithm과 같은 많은 아키텍쳐들이 Data Bus의 천이(Toggle) 개수를 줄이기 위해서 제안되었다. DBI Flag에 의해 GIO데이터 반전 여부를 결정되기 때문에 파워 소모가 감소될 수 있고, 데이터 Eye diagram도 40ps이상 증가될 수 있게 되었다. 제안된 DBI Scheme을 이용하였을 때 High speed 동작에서 거의 안정한 SI특성을 얻을 수 있게 됐다. 90nm CMOS Technology를 이용하여 제조되었다.

• 대한전자공학회논문지SD
• /
• 제41권8호
• /
• pp.93-98
• /
• 2004

SRAM에서 쓰기 전력을 줄이기 위하여 소스 전압을 높인 메모리 셀을 이용한 저전력 SRAM을 제안하였다. 메모리 셀의 소스 전압을 GND에서 V/sub T/로 올리고 비트라인과 데이터버스의 프리차지 전압을 V/sub DD/에서 V/sub DD/-V/sub T/로 낮춤으로써 비트라인과 데이터버스의 스윙 전압을 줄였다. 이것은 면적의 증가와 속도 감소 없이 SRAM의 쓰기 전력을 크게 줄여준다. 8K×32비트의 SRAM이 0.25um CMOS 공정으로 제작되었다. 제작된 SRAM은 2.5V 전원과 300MHz 동작 주파수에서 쓰기 동작의 소모전력을 45% 줄였고, 최대 동작 주파수는 330MHz였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.198-199
• /
• 2017

This paper proposed a new control method for supercapacitor (SC) to compensate the pulse load transient and enhance the power quality of dc microgrid. By coordinating the operation frequency, the supercapacitor is controlled to handle the surge current component while the low-frequency current component is dealt with by remaining sources in the system. Based on the state of charge and dc bus voltage level, the SC unit operation mode is automatically decided. Meanwhile, the dc bus voltage level indicates the power demand of the whole system; by regulating the dc bus voltage, the mismatch of power demand is covered by SC unit. The effectiveness of proposed method is verified by experiment prototype formed by two distributed generation and one supercapacitor unit.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 춘계학술대회 논문집 전력기술부문
• /
• pp.7-9
• /
• 2001

Many developing countries has been voltage unstable and the inter- change capability in Korea is limited by voltage instability. In analyzing voltage stability, load model has been considered as constant power, but actual loads vary as voltage changes. In order to incorporating voltage-dependent load model. we need the low-side of P-V curve that can not be obtained by general load flow algorithm. This paper proposes a modified GCF algorithm to obtain a full low-side of P-V curve and a accurate voltage assessment index considering load model. 5-bus sample system and 19-bus real power system are applied to simulate the proposed GCF. Also. the effect of reactive power compensation is illustrated in same systems.