• Transactions on Electrical and Electronic Materials
• /
• 제17권1호
• /
• pp.7-12
• /
• 2016

This paper proposes a metal contact RF MEMS switch which utilizes a see-saw mechanism to acquire a switching action. The switch was built on a quartz substrate and involves vertical deflection of the beam under an applied actuation voltage of 5.46 volts over a signal line. The see-saw mechanism relieves much of the operation voltage required to actuate the switch. The switch has a stiff beam eliminating any stray mechanical forces. The switch has an excellent isolation of −90.9 dB (compared to − 58 dB in conventional designs ), the insertion of −0.2 dB, and a wide bandwidth of 88 GHz (compared to 40 GHz in conventional design ) making the switch suitable for wide band applications.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 학술대회 및 기술세미나 논문집 디스플레이 광소자
• /
• pp.83-84
• /
• 2006

ITO/4, 4', 4"-tris (N -3 - methylphenyl - N - phenyl - amino) - triphenylamine, [m-MTDATA] / Terbium Iris - (1 - phenyl - 3 - methyl - 4 - (tertiarybutyryl) - pyrazol - 5 - one) triphenylphosphine oxide [$(tb-PMP)_3Tb-(Ph_3PO)$] / Mg:Ag devices were made to investigate its electrical and light emission properties. The thickness of m-MTOATA layer was varied from 0 to 80 nm. There was a threshold thickness for the sufficient hole injection. The insertion of 20 nm thick m-MTDATA layer between ITO and Tb-complex resulted in the right shift of current-voltage curve because of the insufficient hole injection. The low operating voltage can be obtained above the 40 nm of m-MTDATA layer. The insertion of m-MTDATA induced the increase of the background in the electroluminescence spectrum which was dependent on the current density of the devices.

• 대한전자공학회논문지SD
• /
• 제47권10호
• /
• pp.34-41
• /
• 2010

본 연구를 통해서 대 면적, 저 전력 AMOLED 용용에 적합한 고 개구율 픽셀 보상회로와 이에 대한 구동회로를 제안하였다. 균일도는 다소 떨어지지만 안정성과 이동도가 뛰어난 저온 다결정 실리콘(LTPS) 박막 트랜지스터(TFT)를 기반으로 설계했다. 픽셀의 불량률을 낮추고 배면발광방식에 적합하도록 픽셀 보상회로를 보다 간단하게 개선하여 고 개구율 특성을 갖도록 했다. 제안하는 고 개구율 픽셀 보상회로는 일반적인 구동방식을 사용할 경우 명암비에서 큰 손해를 볼 수가 있으므로, 명암비를 높게 유지하기 위한 구동방식 및 구동회로를 제안하여 검증하였다. 이와 더불어 동영상 특성을 개선하기 위해 black data insertion 방식을 구현할 수 있도록 설계했다. 배면발광방식의 19.6" WXGA AMOLED 패널에 대해 설계했으며, 픽셀의 평균 개구율은 41.9%로 기존에 비해 8.9% 증가했다. TFT의 $V_{TH}$ 편차가 ${\pm}0.2\;V$일 때, 패널의 불균일도와 명암비는 각각 6% 이하와 10만:1 이상으로 예측되었다.

• 한국전자파학회논문지
• /
• 제20권2호
• /
• pp.107-114
• /
• 2009

본 논문에서는 저출력에서의 효율을 높이기 위한 전력 증폭기 시스템과 이 시스템에 필요한 재구성성이 있는 전력 분배기를 제안한다. 저출력에서의 효율을 높이게 되면, 무선 통신용 선형 전력 증폭기의 평균 효율을 높일 수 있다. 제안한 전력 분배기는 출력의 크기에 따라 고출력 모드와 저출력 모드로 동작한다. 각 모드에서 신호의 경로가 재구성되고 임피던스 정합도 이루어진다. 이러한 재구성성이 있는 전력 분배기는 두 개의 $\lambda/4$ 결합 선로(coupled line)와 두 개의 스위치로 구성된다. 제작된 전력 분배기는 중심주파수 0.9 GHz에서 고출력 모드일 때 반사손실($S_{11}$)과 삽입손실($S_{21}$)이 각각 -16.49 dB와 -0.83 dB, 저출력 모드일 때 반사 손실($S_{11}$)과 삽입손실($S_{31}$)이 각각 -16.28 dB와 -0.73 dB였다. 이 결과를 통해 각 모드에서 신호의 경로가 재구성되며 임피던스 정합이 이루어지는 것을 확인하였다.

• 한국산학기술학회논문지
• /
• 제15권12호
• /
• pp.7309-7316
• /
• 2014

본 논문에서는 마이크로스트립 전송선로를 이용하여 소출력 이동통신 기지국용 삼중대역 멀티플렉서를 설계하고 제작하였다. 이 멀티플렉서는 셀룰러, WCDMA, 그리고 LTE를 포함하는 3개의 이동통신 주파수대역에서 이용 가능하도록 설계하였으며, 통과대역에서는 0.8 dB 삽입손실과 1.5 이하의 정재파비 그리고 차단대역에서는 15dB 이상의 대역저지 특성을 가지도록 설계하였다. 제작된 삼중대역 멀티플렉서 시료로부터 얻어진 신뢰성 테스트의 결과, 모든 시료의 제반 특성이 통과 대역 824~894 MHz, 1920~2170 MHz, 2500~2690 MHz에서 최대 삽입손실 0.71dB, 정재파비 1.38, 저지대역 감쇄 15 dB 이상을 보임으로써 우수한 성능과 설계 규격에서 정한 규정을 매우 잘 충족하고 있다.

• 한국전자파학회논문지
• /
• 제15권5호
• /
• pp.509-516
• /
• 2004

Cu 및 BCB 공정을 사용하여 고성능 RF 수동회로를 실리콘 기판 상에 구현하는 RF 수동 집적회로 공정을 개발하였다. 이러한 기술은 개별 수동소자를 통한 모듈 구현방식보다 훨씬 작고 저렴하며 우수한 성능의 RF모듈을 구현할 수 있게 하였다. 개발된 실리콘 수동 집적회로 공정으로 제작된 내경 225 um, 회전수 2.5의 인덕터는 2.7 nH의 인덕턴스를 가지며 1 ㎓ 이상에서 30 이상의 품질계수를 가지는 것으로 측정되었다. 또한 개발된 인덕터를 사용하여 WLCSP(Wafer Level Chip Scale Package) 형태의 수동회로를 제작하였다. 제작된 저역 여파기는 2차 고조파 억제를 위해 인덕터 내경 안에 병렬공진용 커패시터를 삽입하였고 2.45 ㎓에서 0.5 ㏈ 이하의 삽입손실을 보였다. 그리고 고역 여파기와 저역 여파기 구조를 가지는 발룬 회로는 2.45 ㎓에서 0.5 ㏈ 이하의 삽입손실과 182도의 출력 단자간 위상 차이를 보여주었다.

• 한국전자파학회논문지
• /
• 제14권12호
• /
• pp.1292-1299
• /
• 2003

본 논문에서는 MEMS(Micro Electro Mechanical System) 기술을 이용하여 Microstrip 구조의 저 손실 전송라인을 제작하고, 제작되어진 전송라인을 이용하여 Ka-band 대역의 저역통과 여파기(Low Pass Filter)를 제작하였다. 저 손실 전송라인의 제작은 surface micromachining 공정기법을 사용하고 저 손실 및 넓은 범위의 특성 임피던스 값을 얻기 위하여 신호선을 유전체 지지대를 이용하여 공기 중으로 위치시켜 substrate에 의한 손실을 최소화시켰다. 제작된 전송선로를 이용하여 LPF에 적용하면 유전체 손실의 최소화로 인한 insertion loss를 줄일 수 있는 장점이 있다는 것을 확인하였다. 또한 LPF를 다른 능동소자와 함께 구현하기 위하여서는 소형화가 필수적인데 LPF의 소형화를 위하여 접지면 부분에 slot을 형성하여 제작하였으며 제작된 결과를 그렇지 않은 경우와 서로 비교 분석하였다.

• 한국전자파학회논문지
• /
• 제30권2호
• /
• pp.173-176
• /
• 2019

본 논문에서는 밀리미터파 탐색기에 적용 가능한 Ka-대역 도파관 로터리조인트를 설계 및 제작하였다. 제안된 로터리 조인트는 낮은 정재파 비와 저손실 특성을 유지하며, 방위각과 고각 회전이 가능하도록 하는 두 개의 회전축으로 설계되어 있다. 또한 구형 도파관과 원형 도파관 사이에 전파 모드를 정합하기 위한 리지 도파관 형태의 모드 변환기와 ${\lambda}/4$ 길이의 초크 구조로 로터리 조인트를 설계하였다. 제작된 로터리 조인트의 성능은 회로망 분석기와 고출력 송신기를 이용하여 확인하였으며, 진동/충격 시험을 통해 신뢰성 검사를 수행하였다. 그 결과, 중심 주파수$(F_C){\pm}500MHz$의 대역에서 최대 정재파비 1.19 : 1 이하, 삽입손실 0.80 dB 이하의 우수한 특성을 갖는 것을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제28권2호
• /
• pp.39-44
• /
• 2021

본 논문에서는 밀리미터파 대역에서 헤어핀 타입과 인터디지털 타입 두 종류의 대역통과필터(BPF)를 LCP(Liquid Crystal Polymer)와 PTFE(Polytetrafluoroethylene) 두 종류의 기판을 이용하여 설계 하고 성능을 비교하였다. 제안된 BPF의 통과 대역은 26.5 GHz~27.3 GHz 대역이며, 필터의 차수는 3차로 선택하였다. 제안된 BPF의 성능 비교는 기판 종류와 타입에 따른 대역폭(Bandwidth)과 통과 대역 내 삽입손실(Insertion Loss)과 평탄도(in-band Flatness) 등을 비교하였다. S21이 -3 dB가 되는 대역폭을 비교하였을 때 제안된 4 개의 BPF 중 PTFE 기판에 설계된 인터디지털 타입이 7.8 GHz로 가장 넓게 설계되었으며, LCP 기판에 설계된 헤어핀 타입 BPF가 4.2 GHz로 가장 협소한 대역폭을 가지는 것으로 나타났다. 통과 대역 내 삽입손실은 PTFE 기판에 설계된 헤어핀 타입 BPF가 -0.667 dB 이상으로 가장 우수하고 LCP 기판에 설계된 헤어핀 타입 BPF가 -0.937 dB 이상으로 가장 낮았으나, 0.27 dB의 근소한 차이임을 확인했다. 통과 대역 내 평탄도의 경우 PTFE 기판에 설계된 인터디지털 타입 BPF가 0.017 dB로 가장 우수하였고, LCP 기판에 제작된 헤어핀 타입이 0.07 dB로 가장 낮았으나 0.053 dB의 근소한 차이였다. 따라서, 밀리미터파 대역에서 LCP 기판을 이용한 대역통과 필터는 PTFE 기판을 이용한 대역통과필터와 비슷한 성능을 도출할 수 있을 것으로 사료된다.

• 디지털산업정보학회논문지
• /
• 제5권3호
• /
• pp.69-75
• /
• 2009

In this paper, we proposed CPLD low power algorithm using reduce glitch power consumption. Proposed algorithm generated a feasible cluster by circuit partition considering the CLB condition within CPLD. Glitch removal process using delay buffer insertion method for feasible cluster. Also, glitch removal process using same method between feasible clusters. The proposed method is examined by using benchmarks in SIS, it compared power consumption to a CLB-based CPLD low power technology mapping algorithm for trade-off and a low power circuit design using selective glitch removal method. The experiments results show reduction in the power consumption by 15% comparing with that of and 6% comparing with that of.