• 한국통신학회논문지
• /
• 제29권10C호
• /
• pp.1363-1369
• /
• 2004

LDPC 부호의 검사행렬은 비트노드와 검사노드간의 이분 그래프로 표현된다. Tanner는 그래프상의 인접 행렬 (adjacency matrix) 고유값을 이용하여, 균일 LDPC 부호의 최소 거리 하한식(minimum 야stance bound)을 유도하였다. 본 논문에서는 Tanner의 결과를 일반화하여, 균일 및 블록 구조를 갖는 비균일 LDPC부호에 적용 가능한 두개의 최소 거리 하한식을 유도한다. 첫 번째는 최소 거리 부호어에 인접한 비트노드들의 관계를 통하여 유도되는 비트노드 기반 하한식이고, 두 번째는 최소 거리 부호어와 연접한 검사노드들의 관계에서 얻어지는 검사노드기반 하한식이다. 론 논문에서 유도한 하한식을 통하여 블록 구조를 갖는 비균일 LDPC부호의 거리 특성을 그래프의 고유값들과의 관계로 나타낼 수 있다.

• 한국통신학회논문지
• /
• 제38A권6호
• /
• pp.471-478
• /
• 2013

미래의 고품질 통신 시스템을 위해서는 더욱 강력한 오류제어기법과 메시지 심볼 당 비트수의 증가가 요구되고 있다. 멀티미디어 데이터에서 메시지 비트들은 서로 다른 중요도를 가질 수 있다. 그러므로 이 경우, EEP(equal error protection) 보다는 UEP(unequal error protection)를 사용하는 것이 더 효과적일 수 있다. 그리고 LDPC(low-density parity check) 부호는 Shannon 한계에 근접하는 우수한 성능을 보인다. 따라서 본 논문에서는 고품질 메시지 데이터에 대한 LDPC 부호의 UEP 효과를 분석한다. MSE(mean square error)와 BER(bit error rate)과 심볼당 비트수의 관계를 이론적으로 분석하고 모의실험을 통하여 증명한다. 이를 위하여 전체 메시지비트를 중요도에 따라 두 그룹으로 나눈 후 전체 부호율과 부호어 길이를 고정시키고 각 그룹의 메시지 비트수를 변화시켜가며 모의실험을 통하여 UEP 성능을 나타내었다. 이 결과를 통하여 심볼당 비트수, 전체 메시지비트에서 각 그룹의 비율, 그리고 각 그룹의 보호정도에 따른 LDPC 부호의 UEP 성능을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 추계학술대회
• /
• pp.722-725
• /
• 2010

본 논문에서는 IEEE 802.16e layered LDPC(Low Density Parity Check) 복호기의 layer별 에러 수렴속도 및 비트오율 성능 분석을 통해 최적 설계사양을 도출하였다. Matlab으로 모델링된 layered LDPC 복호기를 QPSK 변조와 백색 가우시안 잡음 채널 하에 시뮬레이션 하였다. 표준에 제시된 블록길이 중 576, 1440, 2304에 대해 부호화율이 1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6인 PCM(Parity Check Matrix)을 사용한 시뮬레이션 결과를 바탕으로 블록길이와 부호율이 복호기의 성능에 미치는 영향을 분석하였으며, 고정소수점 비트 폭이 8 비트 이상일 때 안정된 복호성능을 가진다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권1호
• /
• pp.8-14
• /
• 2013

A low density parity check (LDPC) decoder provides a most powerful error control capability for mobile communication devices and storage systems, due to its performance being close to Shannon's limit. In this paper, we introduce an efficient overlapped LDPC decoding algorithm using a upper dual-diagonal parity check matrix structure. By means of this algorithm, the LDPC decoder can concurrently execute parts of the check node update and variable node update in the sum-product algorithm. In this way, we can reduce the number of clock cycles per iteration as well as reduce the total latency. The proposed decoding structure offers a very simple control and is very flexible in terms of the variable bit length and variable code rate. The experiment results show that the proposed decoder can complete the decoding of codewords within 70% of the number of clock cycles required for a conventional non-overlapped decoder. The proposed design also reduces the power consumption by 33% when compared to the non-overlapped design.

• 한국통신학회논문지
• /
• 제30권5A
• /
• pp.436-444
• /
• 2005

다중 안테나 시스템에서 UMM (unitary matrix modulation)을 사용한 방법을 USTM (unitary space-time modulation)이라 부른다. OFDM 시스템에서 coherence bandwidth 만큼의 이격을 두고 UMM의 대각 행렬을 이용한 방법이 제안되고 있다. 또한 최근에 디코딩 방법이 간단하고 좋은 성능을 갖는 LDPC (low density parity check) 코드에 대한 연구가 진행되고 있다. 본 논문에서 UMM (unitary matrix modulation)을 사용하고 LDPC 코디드 된 OFDM 시스템을 제안한다. 또한 다중 송신 안테나를 사용하여 송신 diversity 이득을 얻는 것이 아니라, 하나의 송신 안테나를 이용하여 채널의 coherence bandwidth 만큼의 주파수 간격 (splitting)을 두어 채널에 대한 주파수 이득을 고려하여 UMM/OFDM 시스템을 설계 하였다. 이 방법을 이용하여 본 논문에서 제안된 UMM-S/OFDM에 대한 성능 특성을 다중 경로 Rayleigh 페이딩 채널 환경에서 시뮬레이션을 통하여 검증하였다.

• 대한전자공학회논문지TC
• /
• 제45권2호
• /
• pp.92-96
• /
• 2008

실용적은 통신 시스템은 고정된 한 부호화율이 아닌 다양한 부호화율에서 동작을 할 필요가 있다. 본 논문에서는 서로 다른 다양한 부호화율을 위한 LDPC(Low-Density Parity-Check) 부호를 분석했다. 한 특정한 모부호에서 행을 분할하여 LDPC 부호가 서로 다른 부호화율에서도 동작하도록 하는데 이 기술의 장점은 부호화율이 변하더라도 LDPC 부호의 블록 길이가 항상 일정하게 유지됨으로써 천공(Puncturing) 이나 쇼트닝(Shortening) 기법처럼 블록 길이가 줄어드는 단점을 보완한다는 것이다. 행 분할(Row-splitting) 기법이라 명명한 이 기술은 말 그대로 H 행렬의 행을 분할하여 부호화율을 낮추기 때문에 비슷한 행 합산(Row-combining) 기법의 단점 또한 보완할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.24-33
• /
• 2012

This paper describes a multi-mode LDPC decoder which supports 19 block lengths and 6 code rates of Quasi-Cyclic LDPC code for Mobile WiMAX system. To achieve an efficient implementation of 114 operation modes, some design optimizations are considered including block-serial layered decoding scheme, a memory reduction technique based on the min-sum decoding algorithm and a novel method for generating the cyclic shift values of parity check matrix. From fixed-point simulations, decoding performance and optimal hardware parameters are analyzed. The designed LDPC decoder is verified by FPGA implementation, and synthesized with a $0.18-{\mu}m$ CMOS cell library. It has 380,000 gates and 52,992 bits RAM, and the estimated throughput is about 164 ~ 222 Mbps at 56 MHz@1.8 V.

• 한국통신학회논문지
• /
• 제34권2C호
• /
• pp.175-180
• /
• 2009

우수한 에러 정정 부호 기법인 LDPC(Low Density parity Check) 부호를 고밀도 광 기록 시스템에 적용하는 경우, 변조 부호 복호기는 연판정 채널 출력 검출기를 통과해 나온 정보 중에서 패리티 부분을 받아서 연판정 값을 출력해줘야 하는 알고리즘이 필요하다. 따라서 본 논문에서는 고밀도 광기록 채널에서 17PP 변조 부호에 대한 효과적인 연판정 입력 연판정 출력 런-길이 제한 부호의 복호 알고리즘을 제안하고, 이 때 LDPC 부호의 성능을 비교하였다. 그 결과 기존에 연구되었던 (1, 7) RLL을 이용한 연판정 입력 연판정 출력 복호 알고리즘 보다, 고밀도 광 기록 채널에서는, 제안한 17PP를 이용한 연판정 입력 연판정 출력 복호 알고리즘이 0.8dB 정도의 성능 이득이 있는 것을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.405-409
• /
• 2009

본 논문에서는 LLR (Log-Likelihood Ratio) 근사화가 LDPC (Low-Density Parity Check) 복호기의 성능에 미치는 영향을 분석하였으며, 이를 통해 LDPC 복호기의 최적 설계조건을 도출하였다. LLR 합-곱 (LLR sum-product) LDPC 복호 알고리듬을 근사화시킨 최소합 알고리듬 (Min-Sum Algorithm; MSA)을 Matlab으로 모델링한 후, 시뮬레이션을 통해 근사화 비트 폭과 최대 반복 복호 횟수에 따른 비트오율 (BER) 성능을 분석하였다. 모델링된 LDPC 복호기는 IEEE 802.11n 표준에 제안된 블록길이 1,944비트, 부호화율 1/2인 패리티 검사 행렬을 사용하였으며, QPSK 변조와 백색 가우시안 잡음채널 하에서 시뮬레이션 하였다. LLR 근사화에 따른 비트오율 성능을 분석한 결과, LLR 비트 폭은 (7,5)이고 반복복호 횟수는 7인 경우에 비트오률 성능이 가장 우수함을 확인하였다.

• 한국통신학회논문지
• /
• 제37권3A호
• /
• pp.179-187
• /
• 2012

본 논문에서는 위상잡음 제거와 성능 향상을 위한 LDPC (Low Density Parity Check) 부호 기반의 판정 궤환 등화기(DFE: Decision Feedback Equalizer)를 제안한다. 본 논문에서 제안된 등화기는 무선 중계기 시스템을 위해 사용된다. 무선 중계기 시스템은 데이터 전송속도를 높이고 이동 통신 서비스의 질을 향상시키기 위하여 연구가 진행되고 있다. 무선 중계기 시스템에서는 에코 (echo) 채널과 위상잡음 등과 같은 RF 불균형이 시스템 성능열화를 야기한다. 그렇기 때문에 무선 중계기 시스템에서 에코 채널과 위상잡음을 제거하기 위한 새로운 등화기를 제안한다. LDPC 부호는 터보 부호와 마찬가지로 오류 정정에 있어서 매우 좋은 성능을 보인다. 본 논문에서 제안된 등화기는 RF 불균형을 보상하고 LDPC 부호와 등화기를 독립적으로 사용할 때보다 복잡도와 성능을 향상시킨다. 게다가 제안된 등화기의 향상된 성능으로 인하여 적은 수의 LDPC 부호의 반복으로도 독립적으로 사용하였을 때의 성능을 확보할 수 있다. 그래서 제안된 등화기는 낮은 복잡도를 갖는다.